完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我必须为我的包含AXI总线的项目创建测试平台。
我开始编写用于写入和读取的接口和事务。 我阅读了以下博客:http://blog.verificationgentleman.com/2016/08/testing-uvm-drivers-part-2.html?showComment = 1471877179631#c7809781639091671746 根据这篇博客,界面应该是: interface vgm_axi_interface(输入位ACLK,输入位ARESETn); 逻辑[3:0] AWID; 逻辑[31:0] AWADDR; 逻辑[3:0] AWLEN; 逻辑AWVALID; 逻辑AWREADY; 逻辑[3:0] WID; 逻辑[31:0] WDATA; 逻辑WLAST; 逻辑WVALID; 逻辑WREADY; 逻辑[3:0] BID; 逻辑[1:0] BRESP; 逻辑BVALID; 逻辑BREADY; endinterface 那么所有其他信号呢(例如ARBURST,ARLOCK,ARCACHE,ARPROT,ARQOS,ARREGION)? 根据AXI4的规格,还有更多的信号。 另外,事务中的以下属性是否足以进行写入事务? typedef enum bit [3:0] {LENGTH_ [1:16]} length_e; class sequence_item extends uvm_sequence_item; rand bit [3:0] id; rand bit [31:0]地址; rand length_e length; 兰特转移转移[]; rand int unsigned delay; endclass 类转移扩展uvm_sequence_item; rand bit [31:0]数据; rand int unsigned delay; endclass |
|
相关推荐
3个回答
|
|
这些信号是通道检查器。
您可以在规范中找到详细信息http://www.xilinx.com/support/documentation/ip_documentation/ug761_axi_reference_guide.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
哪个信号?
|
|
|
|
信号检查信号是什么意思?
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1113浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 11:46 , Processed in 1.234753 second(s), Total 50, Slave 44 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号