完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
3个回答
|
|
|
嗨@ preeti，
您可以在数学函数下使用浮点IP 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
您必须更清楚“分数值”的含义 - 您的数据格式是什么？
作为@arpansur，有一些内核支持IEEE浮点表示法数据的数学运算 - 这是一种表示非整数值的格式... 但是，大多数数据路径都尝试避免浮点运算，并使用定点分数表示; 其中一些总线的最高有效位被认为是整数位，而不太重要的位是小数位 - 即如果我们使用2.4定点表示法，而你的总线是[5：0]，这将代表 号码 a [5] * 2 ^ 1 + a [4] * 2 ^ 0 + a [3] * 2 ^（ - 1）+ a [2] * 2 ^（ - 2）+ a [1] * 2 ^（ -3）+ a [0] * 2 ^（ - 4） 这将能够以1/16为增量表示0到3 15/16的值。 两个这样的值的乘法是通过常规乘法完成的; 如果将两个6位数相乘，则得到12位结果。 在固定点操作的情况下（正如我们在十进制中的长乘法中所做的那样），我们只是移动（我想称之为小数点，但实际上是在二进制中调用它吗？）。 因此结果是4.8符号; 4个整数位和8个小数位，能够表示最多15 255/256的值。 Avrum |
|
|
|
|
|
（我想把它称为小数点，但它真的称为二进制吗？）
它在基数2中被称为“二进制点”。 https://en.wikipedia.org/wiki/Radix_point - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2406 浏览 7 评论
2816 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2285 浏览 9 评论
3366 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2450 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
851浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
565浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
420浏览 1评论
1992浏览 0评论
715浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1508
评论
淘帖
1597
