完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
|
|
相关推荐
1个回答
|
|
|
Verilog中没有库。
您需要的是定义乘法的输入(两者) 签名以获得有符号的乘法。 如果你试图乘以一个签名 按无符号数字编号,您可能需要按顺序对无符号进行零扩展 声明(新线)签署而不使其变为负面。 有符号算术是Verilog并不总是做直觉的一个领域。 我的建议是用每种可能的积极组合来模拟你的代码, 消极,溢出等等,看看会发生什么。 一个令人惊讶的结果 有符号乘以无符号数应该是无符号的,但那就是 它的工作方式。 对于已签名操作中的已签名号码,该号码会自动进行签名, 但请注意,在乘法器这样的双操作数函数中,必须对两个输入进行签名。 我已经被这多次烧伤了,有时候发现它显然很好 模拟结果因为我没有模拟输入的所有象限。 - Gabor |
|
|
|
|
只有小组成员才能发言,加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3057 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1167浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 09:42 , Processed in 0.569937 second(s), Total 72, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
4895
