完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
为什么你必须在手臂和手臂之间进行通信
带spi的fpga块？ 它可以做到这一点，但它相当复杂，并且有更好的性能解决方案。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
您好，实际上我必须生成一个带有ARM和SPI外设的FPGA内核并与外界交谈。那么如何继续这个呢？谢谢
|
|
|
|
|
|
d，
ARM处理器系统有两个spi端口，可以是主设备或从设备。 有免费的Xilinx IP（verilog / VHDL）IP内核，您可以将其下载到可编程逻辑（Zynq的FPGA部分）中。 您可以使用ARM GPIO或HPIO AXI总线端口与处理器端或FPGA端进行通信。 AXI IP有两种类型：内存寻址和流媒体。 根据应用，可以使设计更简单。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨，
我猜你正在FPGA架构中设计一个SPI设备原型。 Zynq实际上相当擅长这一点。 您正在寻找的功能称为EMIO。 您可以将PS（ARM端）中的一个或两个SPI控制器配置为固定到FPGA架构。 在Vivado中，转到Zynq配置向导和MIO配置。 使用IO选项EMIO使能SPI 0。 您的Zynq现在具有直接进入FPGA架构的SPI接口。 在此解决方案中，您无需对AXI执行任何操作。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1144浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1434
评论
淘帖
2069
