完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
下面基于ARM 处理器LPC2478 以及FPGA 器件EP2C20Q240,以ARM 外部总线的读操作时序为例，研究两者之间高速传输的并行总线;其中，数据总线为32 位;并在FPGA 内部构造了1024x32bits 的SRAM 高速存储缓冲器，以便于ARM 处理器快速读写FPGA 内部数据.
1 ARM 并行总线的工作原理 ARM 处理器LPC2478 的外部并行总线由24 根地址总线.32根数据总线和若干读写.片选等控制信号线组成.根据系统需求，数据总线宽度还可以配置为8 位.16 位和32 位等几种工作模式. 在本设计中，用到ARM 外部总线的信号有：CS.WE.OE.DATA[310].ADDR[230].BLS 等.CS 为片选信号，WE 为写使能信号，OE 为读使能信号，DATA 为数据总线，ADDR 地址总线，BLS 为字节组选择信号.ARM 的外部总线读操作时序图，分别如图1 所示. 数据总线DATA 是双向的总线，要求FPGA 也要实现双向数据的传输.在时序图中给出了时序之间的制约关系，设计FPGA 时应该满足ARM 信号的建立时间和保持时间的要求，否则可能出现读写不稳定的情况. |
|
|
|
|
|
2 FPGA 的并行总线设计
2.1 FPGA 的端口设计 FPGA 和ARM 之间的外部并行总线连接框图，如图2 所示.由于FPGA 内部的SRAM 存储单元为32 位，不需要进行字节组的选择，因此BLS 信号可以不连接.为了便于实现ARM 和FPGA 之间数据的快速传输，FPGA 内部的SRAM 既要与ARM 处理器进行读写处理，还要跟FPGA 内部的其他逻辑模块进行数据交换，因此SRAM 采用双口RAM 来实现. WE 为ARM 输入到FPGA 的写使能信号.CS 为ARM 输入到FPGA 的片选信号，FPGA 没有被ARM 选中时必须输出高阻态，以避免总线冲突. 2.2 FPGA 的双向总线设计 在FPGA 的并行总线设计中，如果顶层和底层的模块都要用到双向的IO 端口，则要遵守设计原则;否则不利于VHDL 程序的综合.双向IO 端口的设计原则是：只有顶层设计才能用INOUT类型的端口，在底层模块中应把顶层的INOUT 端口转化为独立的IN(输入).OUT(输出)端口并加上方向控制端口.顶层设计的VHDL 代码如下： |
|
|
|
|
|
3 仿真结果分析
通过Quartus II 仿真工具，对FPGA 并行总线进行时序仿真;仿真结果如图3 所示.根据ARM 并行总线的读写时序图要求，从仿真结果可以看出FPGA 的总线接口设计满足了设计的要求.由于选用的FPGA 器件内部带有逻辑分析仪的功能模块，通过Quartus II 软件中的SignalTap II 逻辑分析工具，对FPGA的设计模块进行在线测试，发现总线时序了满足ARM 并行总线的要求，且工作稳定，从另一个角度验证了设计和仿真结果的正确性. 4 结论 由于FPGA 技术和ARM 技术应用越来越广泛，通过设计并行总线接口来实现两者之间的数据交换，可以较容易地解决快速传输数据的需求，因此设计满足系统要求的FPGA 并行总线显得尤为重要.本文设计的FPGA 的ARM 外部并行总线接口，满足了总线的时序要求，并在某航空机载雷达应答机中进行了应用，系统运行稳定，性能良好.以上的设计和仿真方法，对其他类似的设计也有 一定的参考作用. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2893 浏览 3 评论
27693 浏览 2 评论
3467 浏览 2 评论
3981 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2331 浏览 3 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1766
评论
淘帖
973
