完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2420
|
你好，
我正在使用Vivado 15.1为ZC706评估卡构建比特流。 我在VHDL程序中更改了几个数字，通过AXI接口初始化JESD204 IP模块。 现在整个周末运行，过去需要45分钟。 附件是一个带有警告的文本文件。 一条线索可能是关于PID缺失的警告。 而且，它找不到的fies正好在它们应该的位置。 请帮忙！！ 谢谢， 约翰雷兰 VivadoV15p1WARNING.txt 3 KB 
0
|
|
相关推荐
2个回答
|
|
|
你好@ jreyland
看起来IP输出产品缺失了。 尝试重新生成IP产品，然后运行综合。 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
我有完全相同的问题。
但不同之处在于我正在从IP目录中生成IP。 它需要5-7分钟，但现在我必须强制停止并在一小时后退出。 IP综合从未完成 我重新创建了一个新项目并重新安装了Vivado。 我正在使用Vivado 2015.4，Windows 7 64位，16GB RAMon和Intel i7机器。 谢谢。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2874 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3451
