Vivado IP核心约束错误的解决办法？

你好，
我目前面临以下问题：
我创建了一个处理外部IC接口的IP内核。
在为核心编写代码之后，我为该核心创建了一个XDC，其中写入了几个输入/输出延迟约束：
这是IP的XDC包含的内容：
create_clock -period 16.667 -name FT_CLK -waveform {0.000 8.333} [get_ports FT_CLK]
set_input_delay -clock [get_clocks FT_CLK] -min -add_delay 1.000 [get_ports {FT_PDB }] set_input_delay -clock [get_clocks FT_CLK] -max -add_delay 7.517 [get_ports {FT_PDB }] set_input_delay -clock [get_clocks FT_CLK] -
min -add_delay 1.000 [get_ports FT_RXF] set_input_delay -clock [get_clocks FT_CLK] -max -add_delay 7.517 [get_ports FT_RXF] set_input_delay -clock [get_clocks FT_CLK] -min -add_delay 1.000 [get_ports FT_TXE] set_input_delay -clock [get_clocks FT_CLK] -max -
add_delay 7.517 [get_ports FT_TXE] set_output_delay -clock [get_clocks FT_CLK] -min -add_delay 0.000 [get_ports {FT_PDB }] set_output_delay -clock [get_clocks FT_CLK] -max -add_delay 8.000 [get_ports {FT_PDB }] set_output_delay -
clock [get_clocks FT_CLK] -min -add_delay 0.000 [get_ports FT_OE] set_output_delay -clock [get_clocks FT_CLK] -max -add_delay 8.000 [get_ports FT_OE] set_output_delay -clock [get_clocks FT_CLK] -min -add_delay 0.000 [get_ports FT_RD] set_output_delay -clock [
get_clocks FT_CLK] -max -add_delay 8.000
[get_ports FT_RD] set_output_delay -clock [get_clocks FT_CLK] -min -add_delay 0.000 [get_ports FT_WR] set_output_delay -clock [get_clocks FT_CLK] -max -add_delay 8.000 [get_ports FT_WR]
在打包核心之后，我创建了另一个项目（测试项目），其中添加了代码以及Microblaze和一些外围设备。
运行实现后出现问题，当我收到以下严重警告消息时，XDC中描述的每个信号都会出现每对错误，但FT_PDB 除外，这是双向的，因此这会增加大约20条消息
：
[约束18-602] set_input_delay：list包含类型'（pin）'的'1'对象，而不是约束支持的类型'（输入端口，内部引脚）'。
这些对象不会用于此约束。
请查看对象列表，确保删除不支持的对象类型。
[ “d：/ VIVADO_PRJ /.../ constrs_1 /新/ timing.xdc”：6]
[约束18-472] set_input_delay：list不包含约束支持的任何类型的对象（输入端口，内部引脚）。
不会应用约束。
请检查以确保这是预期的。
[ “d：/ VIVADO_PRJ /.../ constrs_1 /新/ timing.xdc”：6]
仅在此配置中遇到此情况。
如果我直接在测试项目中添加XDC，则没有错误消息。
此外，如果我在Tcl控制台中手动输入行，则会接受并应用它们。
我相信要么涉及到一个错误，因为并非所有的信号都会受到影响，或者有一些我没有做的事情，无论我到处寻找答案，到目前为止我都没有发现任何错误。
感谢您的帮助，
的Sergiu