完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
8个回答
|
|
|
通常，您不需要在接通电源后立即关注触发器的状态，因为在配置器件之前，器件的所有IO引脚都保持三态（可能具有弱上拉）。
在配置期间，所有触发器都设置为比特流中给出的值。 如果未在代码中为触发器指定初始vlue，则工具默认在配置后将其设置为零。 对于为信号（VHDL）或reg（Verilog）指定初始值的HDL设计，该值将从比特流加载，这将是配置完成且设计开始运行时的值。 如果信号（或reg）声明中没有初始值，但是你的代码在该信号的逻辑中有一个复位，那么逻辑的reset子句中给出的值将是配置后的初始值（即使你 从不断言重置）。 在上电和配置之间，器件进行自我初始化。 这种情况发生在上电后INIT_B为低电平时。 如果不配置器件，可以回读“比特流”以查看内部寄存器在自初始化后的状态。 它可能都是零。 在任何情况下，它通常都不重要，因为所有IO引脚都是三态的，因此任何内部寄存器都不会影响FPGA的引脚。 - Gabor |
|
|
|
|
|
非常感谢您的回复......“如果您没有配置设备，您可以回读”比特流“以查看自我初始化后内部寄存器的状态”我实际上想看到这些值，请
。 你能解释一下如何取悦他们吗？ 我应该申请Gcapture还是什么？ |
|
|
|
|
|
|
|
|
|
|
|
E，
当内部上电电路激活内部电源良好信号时，所有配置存储器和所有CLB DFF都从其复位状态释放。 由于所需的状态包含在比特流中，因此尚未完成要进行inialize的DFF的状态，因此在加载并验证比特流之后，在DONE被断言之前将初始状态转移到DFF。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
Ĵ，
我说它们一直处于复位状态，直到电源良好。 一旦电源良好，配置就开始了。 在配置期间，它们被设置为“init”值。 默认值为零。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
根据Virtex 6配置指南“寄存器值存储在同一存储单元中
编程寄存器的初始状态配置，从而发送GRESTORE 命令Virtex-6 FPGA配置 捕获序列之后的逻辑可能导致 登记返回非预期状态。“ 我只看到0，是否需要设置（如跳线）以获得这种意外状态，好吗？ 我真的需要这个用于我的研究。 |
|
|
|
|
|
Ĵ，
你误会了。 初始值存储在配置位中。 如果发出gstore命令，则DFF中的值将写入相同的位。 因此，稍后发送的grestore命令将DFF设置为存储状态，而不是初始状态。 在任何时候DFF都不会初始化。 默认情况下写入0，如果编程则写入1。 事实上，上电后任何时候都没有“未知”的存储位（DFF，LUT，BRAM）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1422
评论
淘帖
2706
