完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我安装了带有Visual Studio的Windows10和Vivado。 有三个问题: 1.运行合成时的运行时错误R6025。 2.每次运行vivado时,我都必须重写计算机上安装的C ++可再发行组件。 3.代码是正确的,但我得到了一个综合失败。 用户名中的'用户名是否有所作为或是否存在其他问题? 请指教。 谢谢, 聂 |
|
相关推荐
3个回答
|
|
你好@ nikhit
1.您使用的是哪个版本的Vivado? (仅供参考......只有Vivado 2016.1支持Windows 10操作系统) 2.机器上安装了哪个版本的C ++可再发行组件? 3.排除用户名是合成崩溃的原因,请尝试以下步骤: 打开Vivado GUI 在Tcl控制台中,将pwd更改为某个位置(例如:cd C: Vivado_Projects) 打开项目并运行综合。 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
嗨@ vuppala,
我有Visual Studio 2016的perC: Xilinx Vivado 2016.1 bin unwrapped win64.o vvgl.exe 这是可再发行组件的列表 你还想让我在Tcl控制台试试这个改变吗? |
|
|
|
你好@ nikhit
是的,尝试使用tcl控制台更改pwd。 如果这没有帮助,请卸载C ++可再发行组件v2015和v2013。 谢谢, 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2270 浏览 7 评论
2679 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2164 浏览 9 评论
3235 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2307 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
556浏览 1评论
1626浏览 1评论
126浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2278浏览 0评论
594浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-12 17:26 , Processed in 1.617227 second(s), Total 83, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号