完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
大家好,
我试图在两个FPGA(Spartan 6)之间运行边界扫描互连测试。 但是,某些信号有LVDS缓冲器。 有没有办法使用JTAG提供LVDS信号的激励/测量响应? AR#6664规定必须将后配置BSDL文件用于差分I / O. 我使用BSDLANNO生成后配置BSDL,但我定义为差分输出的引脚保持不变。 BSDL文件是否应该指示哪些焊盘是差分的? |
|
相关推荐
1个回答
|
|
|
你可以测试而不配置fpga吗?
lvds线,如果它们只是在fpga之间, 可以单端测试, 如果你有外部的lvds术语电阻器,那么jtag sw应对它, 如果你只使用内部终端,那就更容易了。 要在jtag中使用差异lvds,您需要查找1149.6支持和bsdl文件中的单独部分。 |
|
|
|
|
只有小组成员才能发言,加入小组>>
3115 浏览 7 评论
3405 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2870 浏览 9 评论
3961 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3055 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1166浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 10:50 , Processed in 1.024488 second(s), Total 41, Slave 34 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
614
