完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1167
|
我已经下载了rdf0306-kcu105-trd02-2015-3.zip，只需解压缩并运行.tcl即可：
vivado -source trd02_base.tcl vivado是在2015.3生成的，然而据报道有4个文件缺失，都与DDR4模型文件有关。 有人能解决同样的问题吗？ 因为我想在Xsim模拟它。 谢谢， 伊万 
0
|
|
相关推荐
2个回答
|
|
|
嗨，我能够重现这一点。
我会在内部检查并回复你。 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨，
UG919提到下文，请仔细检查是否有genareted示例设计并复制文件然后重新运行脚本 http://www.xilinx.com/support/documentation/boards_and_kits/kcu105/2015_2/ug919-kcu105-pcie-aximm-data-plane-trd-ug.pdf “模拟测试平台需要一个DDR4模型。通过生成MIG IP示例设计获得DDR4模型。在kk105_aximm_dataplane / hardware / vivado / scripts / base / ddr4_modelirectory下有DDR4模型的占位符。复制DDR4模型下的文件 在执行模拟脚本之前，将MIG IP示例设计到上述目录“ 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2674
