完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我已经查阅了KCU105用户指南[UG917（v1.8）2017年7月26日]，附录D“主约束文件列表”。
我还生成了DDR4内核（使用Vivado 2016.4）及其示例设计，包括约束文件example_design.xdc。 不幸的是，这两个来源的信息似乎是矛盾的。 举两个例子， 信号DQ [0] 在ug917中，DQ [0]是AE23（AE23是示例设计中的ADR [7]）。 在示例设计中，DQ [0]是AM22（AM22是ug917中的DQ [31]）。 300MHz时钟（sys_clk_p或SYSCLK_300_P） 在ug917中，SYSCLK_300_P是AK17（AK17在示例设计中是DQ [17]） 在示例设计中，sys_clk_p是AJ23（AJ23是ug917中的DQ [10]）。 这两个来源特别是关于KCU105板（不是通用默认值）。 我应该相信哪一个？ 谢谢 乔 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
2019-10-17 06:58:22
评论
|
|
|
如果您将项目和IP设置设置为KCU105，我认为它将与文档的引脚排列相同。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2019-10-17 07:37:35
评论
|
|
|
很抱歉延迟回复。
是的，最后一个建议使问题消失了 - 字面意思。 所有明确的引脚位置都从约束文件中消失了，并且每个引脚都被一个约束所取代，实际上它们应该转到董事会应该去的任何地方。 虽然示例设计仍然没有为我综合。 Vivado表示，两个引脚（来自内核的校准完整引脚和来自测试平台的通过/失败引脚）没有指定IOSTANDARD，我找不到成功通过的方法。 所以我害怕我放弃了，而是去了我自己的设计，我成功地工作了（虽然我有另外一个问题，我会在一个单独的线程上询问）， 谢谢您的帮助。 乔 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2151
淘帖
1166
