完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
HI @ juwel
差分数据传输方法（LVDS）比单端方案更不易受共模噪声的影响。请访问https://forums.xilinx.com/xlnx/attachments/xlnx/Spartan/2848/1/LVDS.pdf ThanksBharath ------------------------------------------------- - --------------------------------------------请标记答案 如果提供的信息可以解决您的疑问/问题，请“接受为解决方案”。给予您认为有用的帖子。感谢.------------------------ -------------------------- ----------- ------------ -------------------- |
|
|
|
|
|
嗨，有关FPGA中LVDS的更多信息，请参阅以下UG页面＃91http：//www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdfspecification，了解此IO标准，您可以在器件数据表中查找.DS181，DS182，
DS183-Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
|
|
|
|
|
|
你可以在这里找到规范：
http://ftp.tiaonline.org/TR-30/TR-30.2/Public/2000%20Contributions/20005017.pdf 大多数Xilinx FPGA都支持LVDS，包括内部输入端接，但有些系列会限制某些存储体的使用，至少对于LVDS输出。 - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2762
评论
淘帖
897
