完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在我的应用程序中，S_AXI_TX_TREADY（输出）在10个用户时钟周期后被置为无效。但是我希望它连续高电平。有可能吗？我们可以连续断言S_AXI_TX_TREADY吗？
为此，要修改哪个控制信号？ 问候 拉朱 
0
|
|
相关推荐
9个回答
|
|
|
当您发现S_AXI_TX_TREADY被置为无效时，请检查是否发生了CC周期。
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
建议不要停止CC循环。
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
您可以实现FIFO以连接Aurora IP以存储连续的传入数据，并在IP准备就绪时将其提供给IP。
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
我阅读了有关如何使用和转储到FPGA的参考资料。
我不知道vivado。 1.我可以在Viva do.2中的Vhdl中生成示例设计。 我需要Aurora 64 / 66b的示例设计，单面RX和Simplex TX单通道。如果有的话，你可以分享。 我想用块图创建项目。如何链接micro blaze，axi接口和Aurora IP64b66b？是否可能？如果是，怎么样？4。 我可以使用SDK来使用极光IP进行接收，传输吗？ 怎么样？ |
|
|
|
|
|
一个dount：data_in：std_logic_vector（127 downto 0）; op_int用于上述操作，ISim抛出这样的错误：ISim停止并且失败操作conv_integer（）;
什么通过合成？我搜索Conv_integer（）有一个限制，输入arug必须是0到31 size.To克服这个，有任何操作？ 我需要一个服务吗？ 谢谢 |
|
|
|
|
|
1.我可以在Viva do的Vhdl中生成示例设计。对于aurora 64B66B，VHDL2不支持核心。
我需要Aurora 64 / 66b的示例设计，其中Simplex RX和Simplex TX与单个Lane.Can你分享，如果有的话。有一个名为Simplex Tx / Rx的数据流模式。 你可以试试这个选项。 我想用块图创建项目。如何链接micro blaze，axi接口和Aurora IP64b66b？是否可能？如果是，怎么样？可以将microblaze AXI接口与Aurora连接。 您需要将Aurora视为EDK设计中的自定义IP，并遵循与自定义IP.4相同的步骤。 我可以使用SDK来使用极光IP进行接收，传输吗？ 怎么样？我不明白这一点。 请详细说明。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
请不要在一个主题下混合使用不同的主题。
在模拟和验证板上发布ISIM相关问题。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2321 浏览 7 评论
2733 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2368 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
653浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
462浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
222浏览 1评论
668浏览 0评论
1860浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1873
评论
淘帖
1524
