完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
先生：
我在virtex-4 SX35上使用浮点运算符v4.0来实现浮动分频器。数据表是DS335（2008）。 chipcope图片在附件中。 A和B上的操作数是有效的，既不溢出，也不是下溢或下溢。 然后我断言操作nd，但是在14时钟，无效操作信号被置位，而溢出，下溢和被零除信号是正常的。 在图片中，在action_nd被断言之后，RFD输出从未被置为无效，并且浮点除法器的RESULT是'h0000_0001，这是错误的。 但在其他一些情况下，即使RFD信号在operation_nd被置位后也能正确响应，RESULT仍然是'h0000_0001。 顺便说一句，我使用浮动的单精度。 我不知道导致无效操作的可能原因是什么？ 最好的祝愿！ 
0
|
|
相关推荐
11个回答
|
|
|
需要建议......
|
|
|
|
|
|
也许你应该打开一个webcase。
- 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你还可以附加核心的.xco文件吗？
如果“每个操作周期”设置为1，则核心可以在每个周期获取数据，这意味着RFD将保持高电平。 invlide_op监视输入数据A和B.如果在任何给定时间A和B的值满足其中一个无效操作条件，无论您是否设置ND，它都将被置位。 在你的图片中，A和B在两个可见值之间改变了很多次，其中一些可能触发无效的OP。 你应该动物园，看看是否是这种情况。 干杯，吉姆 |
|
|
|
|
|
先生：
我当然设置RATE = 1，LATENCY = 25。 现在，我保持A和B的输入稳定，然后不会设置INVALID_OP信号，如附图所示。 但唯一的问题是，无论A和B的输入是什么，分频器的结果都是'h0000_0000或'h0000_0001，两者都是错误的。 导致错误结果的可能原因是什么？ 我还在附件中附加了.xco文件。 最好的祝愿 张学友 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
先生：
需要你注意...... 也许你应该打开一个webcase。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
谢谢，先生！我会试试〜
|
|
|
|
|
只有小组成员才能发言，加入小组>>
3136 浏览 7 评论
3431 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2894 浏览 9 评论
4092 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3076 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1353浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1191浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1006
评论
淘帖
2119
