怎么通过串行链路将数据从一个设备流式传输到另一个设备？

你好，
对于当前项目，我们需要通过串行链路将数据从一个设备流式传输到另一个设备。两端选择Artix7作为FPGA（XC7A15T-1CPG236C）。
这是我们第一次在Xilinx器件上使用收发器，因此我们需要从那里开始模拟并进行构建。
任何有关帮助我们的帮助都会受到很多赞赏！
软件版本：
- Vivado 2014.4 64位
- Modelsim SE 10.1 32位
我们做了什么：
- Vivado：从头开始项目，目标是XC7A200TFBG676-2，因为这是我们的AC701 devkit上的FPGA
- 启动7系列收发器向导并使用默认设置生成。
一些亮点：GTP，无协议（'从头开始'），内部和外部20位宽数据总线，无编码/解码，启用逗号检测，单通道3.125Gbps
- 右键单击​​gtwizard_0 - >打开IP示例设计
- Modelsim：启动新项目，添加几乎所有在ExampleDesign文件夹中找到的VHD文件 - >编译 - >确定
- （unisim和secureIP的编译和链接已经完成）
- 模拟gtwizard_0_exdes：很好地打开，在控制台中没有警告
- 模拟gtwizard_0_tb：很好地打开，在控制台中没有警告
- 跑100us
我们看到了什么：
现在我们确实看到在37us左右之后，tx对开始翻转，并且由于这个loopbackexample designthis被复制到rx对。
因此，这4个引脚与所有时钟一起切换。
但是，track_data信号仍然很低。
实际上，查看gt0_frame_check模块中的任何信号都会给人一种模块没有做任何事情的印象。
我们可以深入研究代码并开始暴力调试示例设计。
例如：似乎frame_check模块的SYSTEM_RESET始终为高，导致fromgt__xxresetdone_r3为低。
但是我觉得我们在这里错过了一些更简单的东西。但是，我们可能会忘记这里有什么？
它似乎与GTP的一部分没有重置。
重要提示：在模拟期间（运行100us命令之后），我们会收到一些警告：
＃**警告：算术操作数中有一个'U'|'X'|'W'|'Z'|' - '，结果为'X'（es）。＃Time：0 ps Iteration：
0实例：/ gtwizard_0_tb / gtwizard_0_exdes_i / gt0_frame_check
在0ps时有3个类似的错误，其中大约10个在149789 ps左右。