[问答]

怎么在合成代码中转换verilog代码？

问答对人有帮助，内容完整，我也想知道答案 0 initial begin configuration_vector ='h0; ＃1000; while（status_vector！= 8'b11111100）begin @（posedge clk156）; configuration_vector [2] = 1'b1; configuration_vector [3] = 1'b1; @（posedge clk156）; configuration_vector ='h0; 结束$ display（“DUT Ready”）; dut_ready = 1'b1; 结束请帮帮我 0
2020-3-31 08:34:32　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报乔占宽相关推荐 • Verilog不能合成MOS开关门原语 4770 • 请问GLCM verilog代码不能正常工作该怎么办？ 1202 • 用VERILOG编写SDI的均衡，恢复，解码（编码），串并转换代码 2473 • 如何在w_bt_firmware_controller.c中转换CYW43012 hcd文件c代码？ 3944 • 求助“FPGA的SDI视频处理的仿真代码编写” 3286 • 是否可以使用逻辑单元的verilog代码？ 1346 • 求一个avalon总线和CY7C68013A的接口模块verilog代码 2402 • 如何以verilog代码访问存储在BRAM中的像素值？ 3022 • verilog代码 1867 • 怎么将FPGA的IO设置为JTAG模式的verilog代码？ 2493 1个回答

答案对人有帮助，有参考价值 0 @latif_kcpSynthesis引擎忽略了不支持的系统任务，例如$ display。 Dealy＃1000也将被忽略。改变你的编码风格。 -Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- -----------------------

2020-3-31 08:46:05 评论举报刘鹏