完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我正在使用vivado 2014.4。 我将在zc706板上与200MHz的eMMC存储器连接，并带有DDR信号。 我在高速数字设计方面的知识非常有限，包括ddr。 eMMC从我的电路板获取双向数据信号和时钟信号。 我已阅读selectiO和clockWizad数据表但无法找到/理解答案。 这是我遇到的问题 1）我需要用400 kHz或更低的时钟初始化eMMC。 我在电路板上找不到任何慢速时钟，时钟向导似乎只降到5MHz。 获得400kHz时钟的最佳方法是什么？ 只需使用计数器并通过bufg输出信号？ 有更好的方法吗？ 2）我对ddr信号的有限理解告诉我，我需要一个干净的时钟，占空比为50％ddr。 在200Mhz下为这个应用程序获得一个好时钟的最佳解决方案是什么？ 只需使用时钟向导？ selectIO向导是用于输出/输入DDR信号的好块吗？ （它内置了ddr功能） 3）我正在向eMMC发送一个时钟，以便与我的设计同步运行。 在200Mhz时，它将不再是同步的，因为导线上的延迟将导致数据从我发送到eMMC的原始时钟发生相移而返回给我。 根据我的理解，我要么需要将发送到eMMC的时钟相移，要么对相关数据进行相移。 selectIO向导是否是正确的解决方案。 如果是这样，有信号和参数我找不到任何信息。 如果我错了，请纠正我，但selectIO向导使用延迟锁定循环来实现相移。 我对延迟锁定循环的了解非常有限： a）延迟类型：固定，可变，可变负载。 我不确定这些不同模式的功能是什么 b）tap值：这是用于在DLL中创建延迟的延迟门的数量？ 如果是这样，这有点像相移的“分辨率” c）设置任何类型的延迟都会为块添加两个新引脚：“delay_locked”和“ref_clock”。 我想delay_locked 一旦锁定到相移时钟，它会告诉我吗？ 在锁定之前我不应该输出时钟吗？ 它有自动功能吗？ 我不明白“ref_clock”是什么。 感谢您对这些问题的任何帮助。 Sergy Pretetsky 
0
|
|
相关推荐
4个回答
|
|
|
3）我正在向eMMC发送一个时钟，以便与我的设计同步运行。
在200Mhz时，它将不再是同步的，因为导线上的延迟将导致数据从我发送到eMMC的原始时钟发生相移而返回给我。 根据我的理解，我要么需要将发送到eMMC的时钟相移，要么对相关数据进行相移。 selectIO向导是否是正确的解决方案。 如果是这样，有信号和参数我找不到任何信息。 如果我错了，请纠正我，但selectIO向导使用延迟锁定循环来实现相移。 我对延迟锁定循环的了解非常有限： a）延迟类型：固定，可变，可变负载。 我不确定这些不同模式的功能是什么 答：这些模式用于改变IDELAY线的延迟。 这些用于您正在寻找的内容，即校准，以便数据位于眼睛的中心。 您需要一台校准状态机来控制它。 您可以查看具有类似bitlip逻辑的XAPP，您可以在设计中进行复制-http：//www.xilinx.com/support/documentation/application_notes/xapp585-lvds-source-synch-serdes-clock-multiplication.pdf b）tap值：这是用于在DLL中创建延迟的延迟门的数量？ 如果是这样，这有点像相移的“分辨率” 答：不，抽头值是您在attributs中给出的值，根据该值确定使用IDELAY原语的延迟量。 每个抽头值都有一个近似的延迟，这在设备数据表中是有意义的。 校准状态machnine更新这些值以确保数据位于眼睛的中心 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
喜
首先，我建议减少每个帖子的问题数量，以便它更容易，你可以获得更多的观点。 1）我需要用400 kHz或更低的时钟初始化eMMC。 我在电路板上找不到任何慢速时钟，时钟向导似乎只降到5MHz。 获得400kHz时钟的最佳方法是什么？ 只需使用计数器并通过bufg输出信号？ 有更好的方法吗？ 答：如果时钟向导不允许较慢的频率，那么您可能无法使用它。 您可以使用外部振荡器（但在ZC706中没有外部振荡器）。 我想你可以使用计数器并通过BUFG输出。 但是，这可能不像PLL / MMCM的输出那样具有良好的信号质量。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
3）我正在向eMMC发送一个时钟，以便与我的设计同步运行。
在200Mhz时，它将不再是同步的，因为导线上的延迟将导致数据从我发送到eMMC的原始时钟发生相移而返回给我。 根据我的理解，我要么需要将发送到eMMC的时钟相移，要么对相关数据进行相移。 selectIO向导是否是正确的解决方案。 如果是这样，有信号和参数我找不到任何信息。 如果我错了，请纠正我，但selectIO向导使用延迟锁定循环来实现相移。 我对延迟锁定循环的了解非常有限： a）延迟类型：固定，可变，可变负载。 我不确定这些不同模式的功能是什么 答：这些模式用于改变IDELAY线的延迟。 这些用于您正在寻找的内容，即校准，以便数据位于眼睛的中心。 您需要一台校准状态机来控制它。 您可以查看具有类似bitlip逻辑的XAPP，您可以在设计中进行复制-http：//www.xilinx.com/support/documentation/application_notes/xapp585-lvds-source-synch-serdes-clock-multiplication.pdf b）tap值：这是用于在DLL中创建延迟的延迟门的数量？ 如果是这样，这有点像相移的“分辨率” 答：不，抽头值是您在attributs中给出的值，根据该值确定使用IDELAY原语的延迟量。 每个抽头值都有一个近似的延迟，这在设备数据表中是有意义的。 校准状态machnine更新这些值以确保数据位于眼睛的中心 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2563
评论
淘帖
1873
