完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我和thewttp：//www.wiki.xilinx.com/Build+Device+Tree+Blob
从硬件项目创建dts 打印消息： 正在运行generate。＃-------------------------------------- ＃device-tree BSP生成... ＃-------------------------------------- 错误：EDK：2950 - 未知的MDT数据库函数get_property错误：EDK - 设备树（） - 错误：EDK：3416 - 运行TCL过程时生成错误（）。make：*** [ps7_cortexa9_0 / lib / libxil .a]错误2make：由于错误目标“all”并未重新创建。 10:47:52建成（耗时1s.784ms） 请帮帮我！ 
0
|
|
相关推荐
3个回答
|
|
|
嗨，请检查一下是否有帮助.http：//forums.xilinx.com/t5/Embedded-Development-Tools/Error-build-device-tree-board-support-package/td-p/476366
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
嗨，请检查一下是否有帮助.http：//forums.xilinx.com/t5/Embedded-Development-Tools/Error-build-device-tree-board-support-package/td-p/476366
谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1333浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
457浏览 1评论
2012浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1104
评论
淘帖
1111
