Linux ISE用户约束不更新

大家好，
我是ISE，FPGA和VHDL的新手。
我正在使用Mercury Nova FPGA板（Spartan 3a）。
我正在运行Gentoo Linux（我知道是不支持的）。
当我创建一个项目时，似乎我的用户约束永远不会从我第一次输入用户约束文件时更新。
示例：
这是我的新用户约束文件。
NET“CLK”LOC =“P43”|
IOSTANDARD = LVTTL;
NET“CLK”TNM_NET =“CLK”;
tiMESPEC“TS_CLK”=周期“CLK”20 ns高50％;
NET“S1”LOC =“P59”|
IOSTANDARD = LVTTL;
NET“S2”LOC =“P60”|
IOSTANDARD = LVTTL;
NET“S3”LOC =“P61”|
IOSTANDARD = LVTTL;
NET“S4”LOC =“P62”|
IOSTANDARD = LVTTL;
NET“S5”LOC =“P64”|
IOSTANDARD = LVTTL;
NET“S6”LOC =“P57”|
IOSTANDARD = LVTTL;
NET“S7”LOC =“P56”|
IOSTANDARD = LVTTL;
这是我的代码（取自Mercury Nova网站示例并由我编辑）：
图书馆IEEE;
使用IEEE.STD_LOGIC_1164.ALL;
实体led_demo是
港口（
CLK：在std_logic中;
S：输出std_logic_vector（1到7）
）;
结束led_demo;
led_demo的架构rtl是
信号计数：整数范围0到49999999：= 0;
信号脉冲：std_logic：='0';
开始
计数器：进程（CLK）
开始
如果clk'event和clk ='1'那么
如果count = 49999999那么
计数脉冲）;
结束rtl;
现在如果我检查设计属性，那么“Pin out report”我看到了这个：
如您所见，S7-S7与我的约束文件不匹配。如果我在FPGA上使用逻辑分析器，我可以根据“引脚分布报告”看到输出有效。
这不是我的约束文件，但不是我想要的。
为什么我看到S1-S7已经从我的约束文件中映射出来了？
是否有一个我缺少的步骤或者是什么？