完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
HDL明智的你可以使用简单的RTL分频和移位,但它取决于你需要的时钟速率是1 / 3,1 / 2占空比等, 你可以快速谷歌搜索,可以找到一些。 我们通常建议使用MMCM / PLL进行时钟合成。 这有许多优点,如相移,低抖动,相位和频率锁定,更多输出(使用HDL分频器输出将主要是基本时钟的倍数), 有关更多详情,请参阅以下PG的第15页 http://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v5_0/pg065-clk-wiz.pdf 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 在原帖中查看解决方案 |
|
|
|
嗨,
HDL明智的你可以使用简单的RTL分频和移位,但它取决于你需要的时钟速率是1 / 3,1 / 2占空比等, 你可以快速谷歌搜索,可以找到一些。 我们通常建议使用MMCM / PLL进行时钟合成。 这有许多优点,如相移,低抖动,相位和频率锁定,更多输出(使用HDL分频器输出将主要是基本时钟的倍数), 有关更多详情,请参阅以下PG的第15页 http://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v5_0/pg065-clk-wiz.pdf 问候, Vanitha。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
368浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 22:13 , Processed in 1.327777 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号