完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您需要使用BUFGMUX来切换时钟。
时钟向导默认在输出上添加BUFG。 你可能想要的是从时钟向导中至少有一个MMCM(或PLL)的时钟输出,它不是缓冲的。 然后添加一个BUFGMUX以在该输出和“干净”外部时钟之间切换。 请注意,正确定位MMCM和BUFGMUX可能需要一些工作才能使用外部时钟引脚的最佳路由。 根据时钟向导的MMCM时钟源,这可能意味着您需要使用骨干路径才能将MMCM置于最佳位置。 - Gabor |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 05:16 , Processed in 1.051282 second(s), Total 49, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号