[问答]

VC707板中的引脚分配错误该怎么办？

1539 引脚

问答对人有帮助，内容完整，我也想知道答案 0 你好，这只是要指出VC707用户手册中可能存在引脚分配错误。在手动引脚中，AU33和AU36分别作为UART Tx和Rx给出。但实际上恰恰相反。这不会导致基于XPS的设计出现任何问题，因为该工具正在进行适当的引脚分配。仅在使用独立UART核心时，才会出现问题。此外，当我试图在VC707上运行一个独立的UART核心，它在ML507和ML605上正常工作时，它无法正常工作。最后得出的结论是，在ML507和605中，核心使用的是单端时钟，它连接到板载系统时钟的“p”线。这对VC707不起作用。需要差分时钟缓冲器将差分时钟转换为单端时钟。 0
2019-9-12 10:44:03　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报姜薇相关推荐 • VC707 uartlite BOARD_PIN收到以下错误该怎么办？ 2032 • 如何为VC707板组成一个以太网系统？ 2739 • VC707 FMC路由到FPGA发生时间错误 1412 • vc707 ddr3接口在某些情况下读取数据与写入数据不匹配 5540 • 请问VC707板上有设备驱动程序吗？ 2256 • 请问AD-FMCOMMS4-EBZ如何在Xilinx的VC707上使用呢？ 1826 • 如何将vc707时钟路由到电路板输出？ 1209 • 如何使用VC707评估板以最低100 MSPS输出并行位？ 1280 • VC707板上GTX物理分配有冲突 1909 • 怎么将Zynq ZC706评估板和Virtex VC707评估板连接在一起？ 2334 1个回答

答案对人有帮助，有参考价值 0 今天，VC707用户指南中仍然存在错误，即使文档已在上一条消息之后更新。 http://www.xilinx.com/support/documentation/boards_and_kits/vc707/ug885_VC707_Eval_Bd.pdf 第81页 NET USB_UART_RX LOC = AU36 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L8N_T1_13 NET USB_UART_RTS LOC = AT32 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L9P_T1_DQS_13 NET USB_UART_TX LOC = AU33 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L9N_T1_DQS_13 NET USB_UART_CTS LOC = AR34 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L10P_T1_13 它应该是： NET USB_UART_RX LOC = AU33 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L8N_T1_13 NET USB_UART_RTS LOC = AT32 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L9P_T1_DQS_13 NET USB_UART_TX LOC = AU36 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L9N_T1_DQS_13 NET USB_UART_CTS LOC = AR34 \| IOSTANDARD = LVCMOS18; #Bank 13 VCCO - VCC1V8_FPGA - IO_L10P_T1_13

2019-9-12 10:49:25 评论举报王莉