完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
S，
是。 配置界面完全同步，因此您可以计时和读取，等待一小时，时钟和读取等。 时钟上升沿之间的时间是您想要的任何时间，只要它比数据表中的CCLK的Fmax慢。 只要高时间符合最低高规格，IT就可以拥有您想要的任何工作周期。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨奥斯汀
谢谢回复。 您建议使用受控CCLK的方法，但我不想改变CCLK上升沿的时间，而是希望使用自由运行的CCLK方法。 通过取消断言CSI_B，并在需要将数据传输到MPC时断言它，再次断言它等等...... 那可能吗？ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1196浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1552
评论
淘帖
1216
