完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
如附图中所示，我需要ARM进行圆顶计算并将结果存储到其DDR中，我希望这些数据可以通过AXI_GP或AXI_HP（在这种情况下，使用S_AXI_GP）通过微网格访问。
由于ARM的C_DDR_RAM_BASEADDR为“0x0”，似乎微型光纤无法直接访问DDR。 你能在SDK中提供任何示例代码来展示我如何实现这一目标吗？ 
0
|
|
相关推荐
3个回答
|
|
|
q，
添加AXI总线接口应允许您访问存储器地址空间中的zny存储器到/来自可编程逻辑端。 当然，只能通过ACP连接访问gt和L1和L2缓存，但是你想访问DDR内存，所以这不应该是一个问题。 DDR是从某个地址到某个地址，由处理器端（PS）内存控制器控制，因此一旦在AXI总线上，如果您在可编程逻辑中实例化的AXI xontroller，您应该能够发出读取或写入 （PL）是大师。 它可能是AXI从站无法访问DDR（基本上是从属AXI总线事务的奴隶，我认为不允许 - 有人必须是主人）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
所以我的问题是“如何从微薄的一面发出读/写DDR操作？”。我的意思是，micrlaze可以访问的DDR地址范围是多少？
|
|
|
|
|
|
q，
MicroBlaze有一个32位地址总线。 ARM PS具有32位地址总线。 AXI总线控制器具有32位地址总线。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
781浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2588
评论
淘帖
2442
