完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们开发了一个基于spartan 3E的FPGA板,但是我们遇到了问题
下载位文件。 我写了一份报告,也提到了一些链接 这将引导您进入原理图。 •要下载位文件,我们使用了Xilinx ise 14.3 Web包版本。 •用于下载位文件的并行端口编程器就是由此开发的 现场 http://startingelectronics.com/p ... arallel-programmer/ •完成了合成,实现和生成位文件的过程 成功。 •运行“管理配置项目”后,出现了“影响”窗口。 在那里我选择了启动向导图标,我选择了“自动连接到 电缆并识别边界链“。 接下来我点击“确定”。如图所示 如下图所示。图1和图2在下面提到的链接中。 你也可以找到 那边的原理图。 http://sindhu.ece.iisc.ernet.in/systemslab/doc.php •编程器和目标器件端的JTAG引脚匹配正确。 ------------------------------- 这来自错误消息 ------------------------------ 连接电缆(并行端口 - LPT1)。 检查电缆驱动器。 驱动程序windrvr6.sys版本= 10.2.1.0。 WinDriver v10.21 Jungo(c)1997 - 2010 生成日期:2010年8月31日X86 32位SYS 14:35:41,版本= 1021。 LPT基地址= 0378h。 ECP基地址= FFFFFFFFh。 已建立电缆连接。 PROGRESS_END - 结束操作。 经过时间= 1秒。 试图识别边界扫描链配置中的设备...... 信息:iMPACT - 当前时间:12/11/2012 4:57:44 PM PROGRESS_START - 开始操作。 识别链内容......完成。 错误:iMPACT - 硬件配置中可能存在问题。 检查一下 电缆,扫描链和电源连接完好无损,即指定的扫描链 配置与实际硬件匹配,并且电源足够 提供正确的电压。 PROGRESS_END - 结束操作。 经过时间= 0秒。 UWB_FPGA_V2_1_VER10.pdf 46 KB |
|
相关推荐
1个回答
|
|
嗨,
至少电缆连接似乎工作。 但实际的错误可能是最重要的。 从不良的焊点和错误的部件(Rs,Cs,二极管)到有缺陷的IC,只需要任何东西。 看起来你需要自己做一些示波器并做一个完整的硬件调试程序。 有一个很好的综合 Eilert |
|
|
|
只有小组成员才能发言,加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2456 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1030浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-18 15:48 , Processed in 1.642941 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号