完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我的项目要求是每个都有48个UART，每个FIFO 1K。 装置：XC3S500E 当我合成我的设计时，设备利用率摘要显示 BRAM数量 - 使用（48） - 可用（20） - 利用率为240％ 但在最终报告中 RAMB16的数量 - 已使用（16） - 可用（20） - 使用率为80％ 这是有效的吗？ 我的设计是否适用于XC3S500E，或者我是否需要使用其他任何设备。 感谢致敬， 迪利普 
0
|
|
相关推荐
3个回答
|
|
|
您必须查看Map和P＆amp; Rreports以了解RAM优化的内容和方式，以及这是否可以在您的设计中使用。
例如，如果某些BRAM已合并或转换为分布式RAM，那可能就行了。 如果某些BRAM已被优化掉，因为它们对设计的整体输入/输出没有贡献，那么这可能不太好。 从屏幕截图中可以看出，实际使用的FF数量远低于综合后估算值。 结合的IOB数量也明显减少。 你应该检查你的报告。 如果不进一步了解工具报告或您想要实现的目标，或者甚至是如何限制设计，那么没有人可以对您的问题给出简单的“是”或“否”答案。 ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 |
|
|
|
|
|
以下是我的设计。
现在我已经使用了20个uarts ..每个银行10个uarts 得到这些警告，这些也在引脚表中不可见 为什么要删除这些信号？ synthesis_report.txt 140 KB map_report.txt 944 KB Place_and_Route_report.txt 8 KB ucf.txt 5 KB |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1102
评论
淘帖
955
