完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1541
|
您好我在之前的项目中使用了Virtex 6并使用了我以100 MHz运行的DNA端口。现在我尝试在Digilent Atlys Board上使用与Spartan 6-45相同的模块，并且我得到500 ns的极端偏差
然后我开始阅读勘误并得到一点困惑，因为ist说它在某些设备上不支持。有人知道它是否与Atlys主板上的斯巴达6 FPGA完全一样......？ 以上来自于谷歌翻译 以下为原文 Hello i used the Virtex 6 in a previous Project and used the DNA Port which i ran at 100 MHz. Now i tried to use the same module with the Spartan 6-45 on the Digilent Atlys Board and i got an extreme skew of 500 ns. Then i started reading the errata and got a Little confused as ist says that it is Not supported on some devices. Does anyone know if it is definatly the same with the spartan 6 FPGAs on the Atlys boards...? 
0
|
|
相关推荐
5个回答
|
|
|
EN113,115,117,118
哪个勘误有问题？ 每个都有受影响的零件表。 您必须检查零件的标记以查看它是否在列表中。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 EN113, 115, 117, 118 Which errata is in question? Each has a table of parts affected. You would have to examine the markings of the part to see if it is on the list. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
EN 117我猜。
Atlys FPGA是：采用324引脚BGA封装的XilinxSpartan®-6 LX45 FPGA。 那么问题是它是否类似于XC6SLX45-2CSG324CES JTAG ID 1？ 以上来自于谷歌翻译 以下为原文 EN 117 i guess. And the Atlys FPGA is: Xilinx Spartan®-6 LX45 FPGA in a 324-pin BGA package. So the question is if it is similar to the XC6SLX45-2CSG324CES JTAG ID 1? |
|
|
|
|
|
G，
听起来很合适（封装，引脚数量不重要，它是CES名称和JTAG ID号）。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 g, Sounds like it applies (the package, number of pins is not important, it is the CES designation, and the JTAG ID number). Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
有用！
修订版4。 现在我需要用2 MHz读取它，由于输入为100 MHz，因此难以生成，因此我应该创建10 MHz并将其提供给第二个DCM以生成2 MHz？ 以上来自于谷歌翻译 以下为原文 It works! Its Revision 4. Now i need to read it out with 2 MHz, which uld be hard to generate as the input is 100 MHz so should i create 10 MHz and give it to a second DCM to generate 2 MHz? |
|
|
|
|
|
2 MHz
可能是DCM的频率太低。 我只想用一个计数器来分解它。 7月4日大家快乐！ Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 2 MHz May be too low a frequency for a DCM. I would just use a counter to divide it down. Happy July 4th everyone! Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1152浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1636
