完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1127
|
当我通过Vivado制作约束文件时，我想使用系统时钟_P。
在用户指南中，SYSCLK_P的FPGA引脚为E19，I / O标准为LVDS。 我找到了E 19，但我找不到LVDS。 LVDS在哪里？ 请帮帮我.. ：（ 
0
|
|
相关推荐
4个回答
|
|
|
嗨@ nohyw2002，
您可以根据需要使用任何用户时钟。 但我认为你应该使用SYSCLK或USER_CLOCK 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
LVDS是一种差分IO标准 - “低压差分信号”。
它使用一对信号SYCCLK_P（引脚号= E19）和SYSCLK_N（引脚号= E18）。 有关IO标准＆amp; 相关的引脚用法将在.ucf文件中定义 要了解有关LVDS的更多信息，请参阅以下wiki linkhttps：//en.wikipedia.org/wiki/Low-voltage_differential_signaling _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1171浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2272
