完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我很抱歉，如果这是一个愚蠢的问题，因为似乎答案应该在我面前，但我无法弄清楚。
Xilinx VC707评估板中的复位信号在哪里？ 它没有在主约束文件中列出，我似乎无法在示例VC707项目中找到它。 人们如何将电路重置为此电路板上的已知状态？ 提前致谢 
0
|
|
相关推荐
4个回答
|
|
|
第一，
配置本身定义了所有内容的初始状态。 没有必要重置以将所有内容置于已知状态，因为初始状态始终是已知的，并且您指定了什么。 如果设计需要重置（如MicroBlaze uP），可以将其添加到任何需要的地方，将其连接到您想要的任何地方。 Ken Chapman有一篇关于重置的优秀白皮书，会在搜索他的名字，重置和Xilinx时弹出。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
|
|
第一，
配置本身定义了所有内容的初始状态。 没有必要重置以将所有内容置于已知状态，因为初始状态始终是已知的，并且您指定了什么。 如果设计需要重置（如MicroBlaze uP），可以将其添加到任何需要的地方，将其连接到您想要的任何地方。 Ken Chapman有一篇关于重置的优秀白皮书，会在搜索他的名字，重置和Xilinx时弹出。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
如果您正在寻找按钮复位，请查看信号“CPU_RESET”（引脚AV40），可能用于MicroBlaze设计。
注意它是高电平有效（按下按钮短接到Vcco并且有一个电阻到GND）。 - Gabor |
|
|
|
|
|
|
|
|
2020-4-1 09:56:13
评论
|
|
只有小组成员才能发言，加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2433 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
763浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
377浏览 1评论
1970浏览 0评论
688浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1439
淘帖
2247
