完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在我尝试从zynq_base_trd_14_4调试“sobel_cmd”时,作为“远程ARM Linux应用程序”我遇到了错误:
描述资源路径位置Typemake:***没有规则来制作`makefile'所需的目标`../../lib/zynq_qt_install/mkspecs/default/qmake.conf'。 停止。 sobel_qt C / C ++问题 ...以及分段错误。 以下是我采取的步骤: 1.创建了一个新的应用程序项目(sobel_cmd_linux),目标OS平台== linux。 2.将所有“sobel_cmd”源复制到此新项目中。 3.将“sobel_cmd_linux”的ARM Linux gcc编译/链接器开关设置为等于“sobel_cmd”的开关 4.在“main_app.h”中选择FLAG“#define DEBUG_MODE”并注释掉 “// #define DEMO_MENU_MODE” 另外,我不能毫无错误地单独构建“sobel_qt”,我相信这是我问题的根本原因: ****构建配置默认为项目sobel_qt **** make all makefile:131:warning:覆盖目标`.c.o'makefile的命令:128:警告:忽略目标的旧命令`.c.o'make:***没有规则来制作目标`../。 ./lib/zynq_qt_install/mkspecs/default/qmake.conf',`makefile'需要。 停止。 有没有人在这方面取得任何成功?最好的问候, 拉斯 |
|
相关推荐
1个回答
|
|
作为后续行动,我正在尝试建立“Zynq Qt / Qwt图书馆”。
http://wiki.xilinx.com/zynq-base-trd-qt 我正在使用“Xilinx Bash shell”在Windows 7机器上尝试此操作。 这适用于Windows 7平台吗? 我问,因为我不能过去一步 2.3配置目标构建 因为我收到以下错误: 创建qmake。 请稍等... g ++ -c -o project.o -pipe -DQMAKE_OPENSOURCE_EDITION -I。 -Igenerators -Igenerators / unix -Igenerators / win32 -Igenerators / mac -Igenerators / symbian -I / cygdrive / c / zynq_qt / build / qt-everywhere-opensource-src-4.7.3 / include -I / cygdrive / c / zynq_qt /build/qt-everywhere-opensource-src-4.7.3/include/QtCore -I / cygdrive / c / zynq_qt / build / qt-everywhere-opensource-src-4.7.3 / src / corelib / global -I / cygdrive /c/zynq_qt/build/qt-everywhere-opensource-src-4.7.3/src/corelib/xml -I / cygdrive / c / zynq_qt / build / qt-everywhere-opensource-src-4.7.3 / tools / shared -DQT_NO_PCRE -DQT_BUILD_QMAKE -DQT_BOOTSTRAPPED -DQLIBRARYINFO_EPOCROOT -DQT_NO_TEXTCODEC -DQT_NO_UNICODETABLES -DQT_NO_COMPONENT -DQT_NO_STL -DQT_NO_COMPRESS -I / cygdrive / C / zynq_qt /建造/ QT-无处不开源-SRC-4.7.3 / mkspecs / cygwin的-G ++ -DHAVE_QCONFIG_CPP -DQT_NO_THREAD -DQT_NO_QOBJECT -DQT_NO_GEOM_VARIANT project.cppg ++。exe:error:CreateProcess:No such file or directorymake:*** [project.o] Error 1 有没有人在Windows 7平台上成功构建这些库? |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1160浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 07:44 , Processed in 1.291159 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号