完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好
我正在与Sronan 6,Chrontel DVI合作。 我一直试图在DVI显示器上显示1280 x1024 @ 60 Hz的图像。 问题是我已经成功地将测试图案显示在显示器上,但是每当我将自己的数据提供给DVI输入时,屏幕开始闪烁,大部分时间都没有显示图像。 我在IDF模式0下运行,具有以下寄存器编程 0x1C = 0x00 0x49 = 0xC0 0x1F = 0x80 0x21 = 0x09 0x33 = 0x06 0x34 = 0x26 0x36 = 0xA0 0x56 = 0x00 0x48 = 0x18 0x1D = 0x48 XCLK是108 MHz。 另一个奇怪的事情是,每当我提供108 MHz的输入数据时,我都能看到显示器上的数据。 然而,当我开始以2倍像素速率提供数据时,输出不再存在。 还有一件事,是否生成测试模式意味着我的Hsync,Vsync和DE的时机是正确的还是什么都没有? 有人可以请帮助 |
|
相关推荐
5个回答
|
|
还有一件事我想补充一下,
我试图在灰色模式下增加像素值来生成我自己的模式。 有些时候有输出,输出类似于我的模式,但似乎只有前四个或几个LSB在我的8位像素中表示。 有人可以解释一下 |
|
|
|
问题是我已经成功地将测试图案显示在显示器上,但是每当我将自己的数据提供给DVI输入时,屏幕开始闪烁,大部分时间都没有显示图像。
您是说一组视频数据工作(测试模式)和另一组视频数据不起作用 - 并且没有其他差异(操作模式,时序,控制寄存器值等)? 如果你只是改变视频数据而没有别的,我想不出任何合理的解释,一个模式工作,另一个模式失败。 也许假设 - 只有视频数据正在改变 - 是不正确的。 另一个奇怪的事情是,每当我提供108 MHz的输入数据时,我都能看到显示器上的数据。 然而,当我开始以2倍像素速率提供数据时,输出不再存在。 您是在描述测试模式输出还是“自己的数据”输出? 你是说2倍像素数据速率导致测试模式和“自己的数据”输出失败? 我建议一次调试一个 - 也只有一个 - 问题。 换句话说,在调试1x像素数据速率之前,不要担心2x像素数据传输。 从已知良好的测试模式输出开始,一次只更改(并验证)一件事,直到获得所需的结果。 还有一件事,是否生成测试模式意味着我的Hsync,Vsync和DE的时机是正确的还是什么都没有? 它表明Hsync / Vsync / DE信号时序足够好。 您是否对“自己的数据”视频输出使用相同的信号时序? 您描述的问题不涉及FPGA问题。 也许Chrontel网站上的优秀人员(以及他们的用户论坛,如果有的话)可能会对您有所帮助。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
你好redd这个帖子http://blog.sina.com.cn/s/blog_5d73c99c0100grgg.html寄存器和我如何确定模式有一些区别?
请帮助我重要的谢谢 |
|
|
|
hodahussein,
请保持你的线程与这个线程分开。 Yasir088值得在他的帖子中接受帮助和建议而不会干扰或分散他人的注意力。 你在这个论坛中有两个当前活跃的主题,你为什么要侵入别人的主题呢? - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
谢谢回复,
我似乎有DVI工作,仍然不明白为什么它不起作用。 一旦我将Pll从单端时钟改为差分时钟输入,它就解决了。 我还想了解数据是否需要在DE信号之后的一个周期或DE信号中呈现。 再次感谢您的建议。 |
|
|
|
只有小组成员才能发言,加入小组>>
2222 浏览 7 评论
2645 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2127 浏览 9 评论
3197 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2254 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
497浏览 1评论
1580浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2221浏览 0评论
547浏览 0评论
1716浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-5 23:10 , Processed in 1.323408 second(s), Total 87, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191