完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
阿齐兹
非常感谢我们注意到这一点 - 目前正在研究这个问题。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
谢谢!
我已经下载了它。 我按照用户指南中的说明在PlanAhead上重建了项目。 但是,我使用版本13.3而不是13.2并且时序严重失败(?)(后实现Fmax是~120MHz,是所需的250MHz的一半)。 什么时间分数:142意味着什么? 超过2000个网络无法满足设置时间。 这是正常的吗? 我想删除XAUI路径并在原始数据路径上实现一些自定义逻辑。 此外,我将以某种更简单,无限制的免费替换North West Logic DMA核心。 (可能我会修改OpenCore:http://opencores.com/project,pcie_sg_dma或LogiCORE IP AXI DMA v5.00是一个选项吗?Xilinx有一个免费的DMA核心,但第三方评估DMA核心已经 在这个设计中使用。我不明白为什么? 你会推荐什么? 我应该回到13.2版本还是继续修改13.3? 我也很感谢你的评论和评论。 关于我的意图的提示。 可以使用LogiCORE DMA吗? 或者,开源DMA内核已在Virtex-5演示板上得到验证,并达到令人满意的传输速率,如其文档中所述。 PC端软件也是开源的(http://li5.ziti.uni-heidelberg.de/mprace/)。 是否可以使用NWL核心,可能会在性能方面做出小小的折衷? 最好的祝福, 阿齐兹 |
|
|
|
我想我已经找到了关于时间问题的答案:http://www.xilinx.com/support/answers/43097.htm
编辑:哎呀,答案记录上的技巧对版本13.3没有帮助:smileysad: 不过,我期待着你的建议和 关于DMA问题的评论...... |
|
|
|
该链接现已恢复到此页面上的参考设计:http://www.xilinx.com/products/boards/v6conn/reference_designs.htm
-------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2298 浏览 7 评论
2706 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2192 浏览 9 评论
3274 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2336 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
613浏览 1评论
1672浏览 1评论
171浏览 1评论
637浏览 0评论
1826浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-13 03:18 , Processed in 1.687640 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191