完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在使用我的ML605上运行XAPP740(使用AXI互连设计高性能视频系统)的代码时遇到了问题。
当我运行代码时,我在Tera Term上获得初始化消息,但它在以下后停止: OsdConfig Doneframe_width = 1920; frame_height = 1080。 我在DVI显示器上什么也得不到。 我使用ready_for_download代码和从头开始构建的代码获得此行为。 我还没有进入并开始调试,但我想我先在这里查看是否有其他人遇到过此行为和/或可以提供建议。 谢谢 皮特 |
|
相关推荐
2个回答
|
|
看起来它在dvi输出配置期间挂起了。
main() - > vsk_dvi_out_config() - > vsk_iic_write() - > XIic_DynSend() 挂起期间: while((StatusRegister& XIIC_SR_BUS_BUSY_MASK)!= XIIC_SR_BUS_BUSY_MASK){StatusRegister = XIic_ReadReg(BaseAddress,XIIC_SR_REG_OFFSET); } StatusRegister为64。 明天我会再深入研究一下。 皮特 |
|
|
|
如果我只运行软件,它有时会在挂起之前向DVI发送器发送几个字节;
有时它挂起,无休止地脉动SCL。 如果我调试软件,它总是挂起等待状态寄存器中的忙位(在第一次调用XIic_DynSend期间。核心是AXI IIC总线接口(v1.01a)。我注意到的一件事是,虽然SCL总是得到 低至0V,SDA有时会达到0V,有时甚至达到0.6V。我不知道为什么会出现这种情况,正如我在V6应该驱动的时候看到的那样。我已经验证了电路板出厂时的演示图像 似乎工作正常。复位后,我得到了Xilinx闪屏,以及合理的IIC写入和读取到DVI发送器的序列。虽然我仍然有一些弱点。还有其他人在使用XAPP740吗?知道可能出现什么问题吗? |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1224浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 07:58 , Processed in 1.392869 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号