完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨
我尝试在ise 12.1.i中运行xapp495跟随所有的指令。添加ucf文件旁边的.v源代码。（我使用的是vtc demo而不是dvi） 并使vtc_demo成为顶级模块。 但是当我运行我的程序时，它会在地图部分给我错误和警告。 我无法理解这种情况，也不知道它为什么会给我这些呢？ 我从xillinx网站下载这个程序，它说它必须工作。 但是我应该更改一些设置或添加一些代码才能使其运行吗？ 先谢谢你 抱歉我的坏人。 并且PLZ帮助我，因为它非常紧急，我还有一点时间。 一些错误和警告 -------------------------------------------------- ----- 警告：时序：3159 - DCM，PCLK_GEN_INST，属性DFS_OSCILLATOR_MODE未设置为PHASE_FREQ_LOCK。 输入时钟与此DCM的CLKFX或CLKFX180输出之间不存在相位关系。 必须使用FROM / TO约束约束这些时钟域之间的数据路径。警告：时序：3159 - DCM，PCLK_GEN_INST，属性DFS_OSCILLATOR_MODE未设置为PHASE_FREQ_LOCK。 输入时钟与此DCM的CLKFX或CLKFX180输出之间不存在相位关系。 必须使用FROM / TO约束来约束这些时钟域之间的数据路径。 要么 由于其他FF / Latch微调，FF / Latch（无初始值）在块中具有恒定值0。 在优化过程中将修剪此FF / Latch。 再次感谢你 
0
|
|
相关推荐
3个回答
|
|
|
不要忘记将vtc_demo.ucf添加到项目中（但不是dvi_demo.ucf）。
您不需要做任何其他事情来使演示工作。 您共享的警告只是警告而不是错误。 ISE成功生成了.bit文件吗？ 如果是这样，它应该都没问题（除非你在项目中没有vtc_demo.ucf）。 如果您收到错误并且位文件生成失败，请告诉我们错误是什么。 |
|
|
|
|
|
是的，我添加了vtc_demo ucf文件
它不能映射或放置和路由，但当我运行单独生成编程文件时，它构建.bit文件 然而，它非常有用，因为当我在atlys-spartan上编译它时，它不会在监视器中显示任何内容。 它们不是错误，但它们可以防止编译器成功编译 谢谢 |
|
|
|
|
|
您将显示器连接到Atlys上的哪个HDMI端口？
您是否尝试过设置视频模式的开关？ 您是否已成功在电路板上运行其他设计？ 如果您认为您的工具存在问题，我可以从参考设计中生成一个位文件，在我的主板上进行测试，如果您通过私人消息向我发送您的电子邮件地址，则通过电子邮件发送给您。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2440 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
768浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
756
评论
淘帖
6182
