完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好
我正在使用XUPV5 Virtex 5板,最近当我使用MIG创建DDR2内存控制器时,我意识到MIG创建的UCF文件与用户手册(我使用ML505的手册)不同,因为差分时钟的引脚 根据用户手册应该是L19和K19,而是使用K17和L18。 我正在使用ISE 11.3和更新的服务包。 我想知道是否有任何解决方案可以解决这个问题,所以我们不必验证MIG生成的每一个引脚,以确保设计正常工作? 谢谢。 |
|
相关推荐
1个回答
|
|
从此页面试用MIG ML505参考设计:http://www.xilinx.com/products/boards/ml505/ml505_11.1_1/mig.htm
干杯,吉姆 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1146浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:24 , Processed in 1.382781 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号