完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好！
从盒子里开始，我在哪里可以找到板上运行的设计（Spartan 3A DSP 1800a）。 并且，该板的其他一些示例设计是否可用？ 最好的祝福！ 
0
|
|
相关推荐
6个回答
|
|
|
您可以在此处找到此板的其他参考设计：
http://www.xilinx.com/products/boards/s3a_sd1800a_ref_designs/1800A_ref_designs.htm 我不知道公共网站上是否有初始设计。 我没有这个董事会方便验证。 干杯， BT |
|
|
|
|
|
看起来默认项目是您可以在“timpe”提到的页面上找到的项目，查找Spartan-3A DSP S3D1800A MicroBlaze处理器版套件参考SystemsMessage由markdsylva编辑于05-09-2008 03:24 PM
|
|
|
|
|
|
该板的其他示例发布在Avnet设计资源中心（www.em.avnet.com/drc）上。
Factory Test源代码和比特流也发布在这里。 https://www.em.avnet.com/common/filetree/0,2740,RID%253D0%2526CID%253D46005%2526CCD%253DUSA%2526SID%253D32214%2526DID%253DDF2%2526LID%253D32232%2526PVW%253D%2526PNT% 253D％2526BID％253DDF2％2526CTP％253DSTA，00.html 布赖恩 应用笔记/参考设计ITS / EDK 9.2 S3A1800DSP网络逆足例EmacliteS3A1800DSP Web服务器实例EmacliteS3A1800DSP网络逆足例LL TEMAC SDMA CSOS3A1800DSP BPI闪存配置，并BootloadingS3A1800DSP DDR2 MIG的Verilog仿真与ISE SimulatorS3A1800DSP DDR2 MIG VHDL仿真采用ModelSim SES3A1800DSP DDR2 MIG简体Verilog的用户LogicS3A1800DSP串行闪存比特流更新过EthernetS3A1800DSP VHDL多重ExampleTest FilesOut -of-box源代码 - 工厂测试 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
该核心未与EDK一起发布 - 它在ML405参考设计中。
http://www.xilinx.com/products/boards/ml405/reference_designs.htm 干杯， BT |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1715
评论
淘帖
761
