完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在设计AO输出时，采用pcm1792a芯片，采用的是pcm模式，当fs>102.4KHz（此时过采样率配置为32），R和L的两路输出不能同步，根据datasheet，将其配置为立体声模式，lrck高电平和低电平配输入的data一样，如果将采样率fs降低小于102.4K（过采样率配置为64），相同的配置和输入就能使两路输出同步。
请高手指点一下？怎么样配置或使用能保证两路同步输出？谢谢！ 
0
|
|
相关推荐
13 个讨论
|
|
|
这个是保证整数倍关系的，我发现问题了，是在32倍过采样的时候，系统时钟是64倍的Fs，现在改为128倍的Fs问题解决了 |
|
|
|
|
|
|
|
|
你好，如果两片PCM1792A的lrck、bck、以及mclk都是同频同相的，给相同的数据，两片的AO输出能否达到同步？同步的精度能达到多少？ |
|
|
|
|
|
|
|
|
你好： 输出能同步，你需要的精度是多少？ |
|
|
|
|
|
|
|
|
对于不同采样率，输出1KHz的信号，要求信号角度差在0.004°，转换为时间是20ns以内。现在有个情况，多次运行，有的时候会差出一个mclk，这个情况正常吗？ 两个片子的同步精度能达到多少？ |
|
|
|
|
|
|
|
asdyj 发表于 2019-8-12 11:39 你有使用内部的滤波器吗?使用的话延迟会有18/fs.由于是delta sigma的所以转换速率应该没有那么快的。 差一个MCLK应该算很小了。只有几个纳秒吧。耳朵听不出来的。 |
|
|
|
|
|
|
|
gaofang36 发表于 2019-8-12 11:47 使用内部滤波器了，如果延迟18/fs的话，两个片子都会延迟，这个无所谓，只要保证两个片子的输出是相位一致的就可以。 片子间的同步精度有没有数据证明之类的，这个精度影响到了板卡的同步精度，一项比较重要的指标。 我们应用的时候，mclk最高频率是26MHz，也就是39ns左右，30多ns还是比较大的。 |
|
|
|
|
|
|
|
asdyj 发表于 2019-8-12 11:55 你好： 我们没有类似的数据，如果是ns级别的，那你线的长短都会影响它的延迟。 在什么实际应用中需要这么高的同步率吗？ |
|
|
|
|
|
|
|
|
同步动态数据采集卡，那mclk的作用和与lrck、bck的时序关系有明确的说明吗？ |
|
|
|
|
|
|
|
|
要求MCLK 与BCLK是WCLK的整数倍，并且是同步的。没有一些强制的时序关系，但是要求相位固定。当然，边沿对齐是最好的。 你能的数据采集卡为什么要采集恢复出来一样的数据？一般音频不都是左右两个声道吗。 |
|
|
|
|
|
|
|
gaofang36 发表于 2019-8-12 12:49 三个时钟的相位关系能保证 根据需求来做的，我们现在关心的是片子之间的同步精度能达到多少 |
|
|
|
|
|
|
|
|
你好： 我觉得就算芯片做到再好，不同芯片肯定会有多多少少的延迟。我建议你们在数字端加delay的方式来解决输出端模拟的延迟。 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
686 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
601 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1055 浏览 1 评论
744 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
526 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
167浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
128浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
127浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
123浏览 12评论
GD32F303RCT6配置PA4 ADC引脚,将PA2代替key功能，PA2连接时无法实现预期功能，为什么？
54浏览 10评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2751
评论
淘帖
26
26
