完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我刚刚开始修缮我的第一个PSoC项目，并且玩了（我希望的）可编程逻辑的简单版本。
不管怎样，从软件开发的背景来看，我习惯于快速编辑编译调试周期，并且在运行一个基本测试超过十秒时会感到沮丧。不幸的是，在PSoC Creator中，我使用少量可用资源的简单介绍性测试花费了几分钟的时间，图形设计者经常会冻结三秒的时间。 基本上，我不确定这是否是正常的或它是否是一个与我的特别的安装问题，我有点担心事情将如何设计规模一旦我开始生长。 是否有任何可用的选项，这应该乱动？也许使并行/逐步建立、调整高速缓存大小/垃圾回收率或降低优化数过去我小慢时钟调试版本吗？ 或者是时候咬紧牙关，适应一个新的工作流和/或让自己更多的最新电脑吗？ 
0
|
|
相关推荐
3个回答
|
|
|
谢谢您！我承认，我仍在试图弄清楚这些奇怪的和奇妙的装置在实践中能做些什么。
我的项目是不是真的放在一个网络驱动器但也许Windows或我们的版本控制系统是捉弄我。我会试着洗牌的文件夹看看是否会有帮助。 我想谈谈HDL优化问题。我想硬的时序约束使它天生全球化的过程，而不是一个软件的编译器，主要致力于单功能。虽然我必须承认，到目前为止我已经回避了自动布线/布局盘算，也许天真，因为我比较小的项目正确指定约束会花更多的精力比将自动保存。 不过，我不认为有任何小动作，会有帮助吗？也许一个选项来阻止优化器将额外的信贷和停止当结果会适合吗？ |
|
|
|
|
|
查看合成器的设置设置
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
786个成员聚集在这个小组
加入小组cyUSB3014一直显示2.1，不能到3.0情况，谁遇到过
7070 浏览 0 评论
2474 浏览 1 评论
2165 浏览 1 评论
4030 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
2073 浏览 6 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
7566浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
6114浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
742浏览 2评论
709浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
7961浏览 2评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1554
评论
淘帖
1648
