完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我正在使用LPDDR IC在xilinx SDK中加载应用程序的bss段。 我在LPDDR的地址范围内启用了micrlaze配置中的缓存,以缩短执行时间。 该应用程序成功运行于20us。 现在我使用相同的LPDDR内存的一部分作为SDK和VHDL代码之间的共享内存(使用MPMC控制器)并写入SDK应用程序bss未使用的地址范围内的LPDDR。 我正在读取从SDK侧的VHDL端编写的数据,并且只读取零。 缓存已启用,我获得相同的执行时间20us(此时间至关重要),但数据读取为false。 我怎样才能使它正确? 当我没有启用缓存时,我使用相同的SDK和VHDL代码读取了正确的数据,但我的SDK执行时间非常高,这是不可接受的。 我的地方的人也坚持使用LPDDR(不是BRAM)因为我们有大量的数据。 可以在spartan 6中配置BRAM,内存大小为64 KB或仅限于某些内存。 我的LPDDR大小是64MB。请帮助。 |
|
相关推荐
1个回答
|
|
None
|
|
|
|
只有小组成员才能发言,加入小组>>
2374 浏览 7 评论
2790 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2257 浏览 9 评论
3331 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2422 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
746浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
533浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
356浏览 1评论
750浏览 0评论
1951浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-19 09:37 , Processed in 1.185410 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号