完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
数据表显示,Spartan3E DCM可以处理高达1nSec的输入时钟边沿时序变化,前提是这种情况发生在“数百万”周期内。
但是,我有一个应用程序,在每小时10ppm的区域内频率变化可能很慢,总共50pmm,我找不到有关DCM是否会容忍这一点的任何信息。 有没有人对此有任何了解,他们愿意分享或了解任何其他信息来源? 谢谢你的帮助。 罗伯特 以上来自于谷歌翻译 以下为原文 The data sheet says that the Spartan3E DCMs can cope with up to 1nSec of input clock edge timing variation provided this occurs over "millions" of cycles. However, I have an application where there may be slow frequency changes in the region of 10ppm per hour up to a total of 50pmm and I can't find any information about whether the DCMs wouldl tolerate this. Does anyone have any knowledge on this that they are willing to share or know of any source of additional information? Thanks for any help. Robert |
|
相关推荐
2个回答
|
|
嗨奥斯汀,
感谢您的回复,JITTER_FILTER参数看起来好像很有用。 问候 罗伯特 以上来自于谷歌翻译 以下为原文 Hi Austin, Thanks for reply, the JITTER_FILTER parameter looks as if it may be useful. Regards Robert |
|
|
|
R,
如果您在验证时遇到任何困难,请尝试各种JITTER_FILTER值。 我怀疑它与DCM跟踪没有任何不同,但是在一些系统中存在突然的频率偏移,这有助于将采样减少到跳过的最少数量的时钟。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 R, If you have any difficulty while verifying, try various JITTER_FILTER values. I suspect it will make no diffefrence to DCM tracking, but there are sudden frequency shifts in some systems where it helps by reducing the sampling to the fewest number of clocks skipped. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-9 04:30 , Processed in 0.984071 second(s), Total 50, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号