完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
N，
任何针对新零件的定位都需要尽职调查来详细检查时间报告。 第1部分与第2部分中的松弛值。如果它们都更大或相等（更多+更好），则风险在无约束的路径中（您错过的路径，恰好工作 - 基本上是好运）。 因此，即使您在使用批量生产时使用完全相同的零件也不会有任何风险，因为这取决于您正确设置所有约束。 我们保证个别延迟（加速文件）。 但是你限制了所有的路径和电路吗？ Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 n, Any targeting to a new part requires due diligence to examine the timing report in detail. Slack values in part 1 vs. part 2. If they are all greater, or equal (more + is better), then the risk is in unconstrained paths (paths you missed, and just happened to work - basically good luck). So, there is never zero risk, even if you use exactly the same part when you go to volume manufacturig as it depends on your setting all constraints properly. We guarantee the individual delays (speeds files). But did you constraint all of your paths and circuits? Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
3115 浏览 7 评论
3405 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2870 浏览 9 评论
3961 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3055 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1166浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1753
评论
淘帖
1798
