关于在Spartan 3A中配置spi Flash的问题

早上好，
我有一个硬件工程师列表，用于在配置之后或配置期间设置/分配某些引脚。
我一直在阅读ug 332和ug331以及其他手册以试图澄清，但我对我的所有解决方案都没有信心：
请注意，黑色写作是硬件工程师列表，我的解决方案将是红色的（请判断他们，有些是直截了当的）
1.将Config设置为VCCAUX至3.3 V.设置为UCF CONFIG VCCAUX = 3.3;
2.定义M（2：0）以匹配未使用的引脚选项中的外部上拉/下拉。
我的解决方案是什么都不做？
未使用的引脚选项设置为下拉所有未使用的引脚。
3.将Done引脚配置为在编程后主动驱动为高电平。
完成引脚有一个上拉，它被拉高，但有一个驱动完成引脚高配置，我将检查以在配置后强制完成引脚。
4.在unusedPin比特流生成器选项设置中将Init_B persist选项设置为yes，或使用post configuration CRC选项。
我不知道这是哪里。
我确实看到-g Persist：允许SelectMAP引脚保持不变。
不知道这是做什么的。
请澄清
5.编程Spi FLASH后，将CSO_B驱动为高电平。
我相信未使用的配置引脚默认都拉高。
所以这应该自动发生。
6.将未使用的I / O上拉/下拉设置为与应用的VOLTAGE / GROUND相同的电平（部件尺寸之间的兼容性）。
这意味着对于相同的封装，400a FPGA和700a / 1400a在某些电压和接地引脚上有所不同。
如果施加电压，应将未使用的引脚上拉。
我必须为此制作额外的网吗？
例如，未使用的引脚选项将设置为下拉，意味着所有未使用的I / O将被拉低。
但是一些未使用的I / O（因为在700a部分需要电压）将具有3.3 V作为输入，因此如果未使用的I / O被下拉，它将消耗电流和浪费功率。
我想把它们设置为拉起来。
我是否必须在顶层创建额外的网络，或者有一种方法可以使一些未使用的I / O上拉和一些未使用的下拉？
例如 ：
pull_up1：在std_logic中;
pull_up2：在std_logic中;
在约束中：
NET“pull_up1”LOC =“D25”|
IOSTANDARD = LVCMOS33 |
PULLUP = YES;
NET“pull_up1”LOC =“P18”|
IOSTANDARD = LVCMOS33 |
PULLUP = YES;
（位置只是示例，而不是我的实际位置）
谢谢你的澄清，
C



以下为原文

Good Morning,

I have a list from a hardware engineer to set/assign certain pins after or during configuration.  I have been reading through ug 332 and ug331 and other manuals to try and clarify but I just don't feel confident in all my solutions:  

Please advise, Black writing is the Hardware engineers list and  My solutions will be in red(Please judge them, some are straight forward)

1. Set Config to VCCAUX to 3.3 V.   Set  in UCF CONFIG VCCAUX=3.3;     
2. Define M(2:0) to match external pull up/down in the unusedpin option. My solution is to do nothing?  The unused Pin option is set to pull down all unused pins.
3.  Configure the Done pin to be actively driven high after programming.  The Done pin has a pull up in which it be pulled high but there is a drive done pin high config that I will check to force the done pin high after config.

4. Set Init_B persist option to yes in the unusedPin bitstream generator option setting, or use the post configuration CRC option.  I am not sure where this is.  I do see -g Persist:  Allow SelectMAP pins to Persist.  Not sure what this does. Please clarify

5. Drive CSO_B high after programming the Spi FLASH. I believe that the unused Configuration pins are all pulled high by default.  So this should happen automatically.

6. Set Unused I/O   Pull UP/DOWN to same level as VOLTAGE/GROUND applied to them(Compatibility Among Part Sizes). This means that for the same package a 400a FPGA and 700a/1400a differ in some voltage and ground pins.  The Unused pins should be pulled up if a voltage is applied.  Do I have to make extra nets to this?  For example, the unused pin option will be set as pull down meaning all unused I/O will be pulled low.  But some unused I/O's(because on the 700a part the Voltage is required)  will have 3.3 V as a input and therefore if the Unused I/O is pulldown it will dissipate the current and waste power.  I want to set these to Pull up.  Do i have to create extra nets on the top level or is there a way I can make some unused I/O pull up and some unused Pull down?  For example :

pull_up1 :  in  std_logic;

pull_up2 : in std_logic;


In constraints:

NET "pull_up1" LOC = "D25" | IOSTANDARD = LVCMOS33  | PULLUP=YES;

NET "pull_up1" LOC = "P18" | IOSTANDARD = LVCMOS33  | PULLUP=YES;

(The locations are just examples, not my actual locations)


Thanks for the Clarification,

C