完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
你好
我正在设计一款非常紧凑的四路VNH5050 12V电机驱动板。 如果我可以将DIAG / ENA引脚上拉至12V而不是5V逻辑电平,我可以优化我的设计。 这些引脚没有任何其他连接。我想要的只是最基本的组件。 没有规格似乎为这些开漏输入提供最大电压上限。 如果我可以使用12V,什么是合适的电阻值? 谢谢。 菲尔。 #vnh5050电机驱动器,诊断,ENA 以上来自于谷歌翻译 以下为原文 Hi I'm designing a very compact quad VNH5050 12V Motor Driver board. I can optimize my design if I can pull-up the DIAG/ENA pins to 12V rather than the 5V Logic level. There is nothing else connected to these pins. All I want is the bare minimum components. None of the specs seem to provide a max upper voltage limit for these open drain inputs. If I can use 12V, what is a suitable resistor value? Thanks. phil. #vnh5050-motor-driver-diag-ena |
|
相关推荐
5个回答
|
|
嗨菲尔,
你确认这些ENx / DIAGx引脚没有连接到GPIO并且只有上拉电阻吗? 最好的祝福, 马尔科 以上来自于谷歌翻译 以下为原文 Hi Phil, do you confirm these ENx/DIAGx pins are not connected to GPIOs and there are only pull-up resistors? Best regards, Marco |
|
|
|
是..
当我说::我认为我说得很清楚 >>>>这些引脚没有任何其他连接。 叹! 以上来自于谷歌翻译 以下为原文 Yes.. I think I made that pretty clear when I said:: >>>> There is nothing else connected to these pins. Sigh! |
|
|
|
DIAGA / ENA和DIAGB / ENB连接到数字模块(参见数据手册中的图1)。上拉电阻必须连接到Vdd电平(+ 5V)。
最好的祝福, 马尔科 以上来自于谷歌翻译 以下为原文 DIAGA/ENA and DIAGB/ENB are connected the digital block (see figure 1 in the datasheet). The pull-up resistor must be connected to Vdd level (+5V). Best regards, Marco |
|
|
|
你好
根据你的回答,我不明白为什么你问我引脚是否连接到外部其他任何东西......因为你说我无法将它们拉到VCC ...... 但是,让我进一步探索...... 在图1中,图中有一个逻辑块,但没有提到Vdd或5V。 事实上,如果我辛苦地搜索文档,那么在任何地方都没有提到Vdd,或者芯片使用的是5V逻辑。 (是的,这是电路示例和测试条件所暗示的,但未在任何地方说明)。寻找自己。 此外,在程序框图中,有一个信号钳位功能,这似乎适用于此。在表9中,ENa和ENb线显示输入钳位在5.5和7.5 V之间,1 mA。我认为这是为了保护和调节输入。 因此,如果我在这些输入上使用100K上拉至12V,那么我将输入电流限制为0.06mA,那么输入钳位是否能完成工作并将输入电平降低到合适的电压?如果没有,为什么输入夹在那里? 如果我误解了表格,那么也许一些澄清会有所帮助。 在这些引脚上指定所需/最大限制(电流和电压) 菲尔。 以上来自于谷歌翻译 以下为原文 Hi Based on your answer, I don't understand why you asked me if the pins were connected to anything else external... since you say I can't pull them up to VCC anyway... However, let me explore further... In figure 1, there is a Logic block in the diagram, but no mention of Vdd or 5V. In fact, if I painstakingly search the document there is no mention of Vdd anywhere, or that the chip uses 5V logic. (Yes, it's implied by the circuit examples and test conditions, but not stated anywhere). Search for yourself. Also, on the block diagram, there is a signal clamp function, which seems to be applicable here. In table 9, the ENa and ENb lines show an input clamp between 5.5 and 7.5 V at 1 mA. I assume this is to protect and condition the inputs. So if I use a 100K pullup to 12V on these inputs, then I'm limiting the input current to 0.06mA so wouldn't the input clamps do their job and reduce the input level to an appropriate voltage? If not, why are the input clamps there? If I've misinterpreted the sheet, then perhaps some clarification would help out. Specify the desired/max limits on these pins (Current and voltage) Phil. |
|
|
|
嗨,
你可以设计一个+ 5V的分压器并连接Diag / EN引脚。 不建议连接到Diag / EN的电压高于+ 5V。 输入钳位用于保护输入引脚。 最好的祝福, 马尔科 以上来自于谷歌翻译 以下为原文 Hi, you can design a voltage divider to have +5V and connect the Diag/EN pin. A voltage level higher than +5V connected to Diag/EN is not suggested. The input clamp is used to protect the input pins. Best regards, Marco |
|
|
|
只有小组成员才能发言,加入小组>>
请教:在使用UDE STK时,单片机使用SPC560D30L1,在配置文件怎么设置或选择?里面只有SPC560D40的选项
2362 浏览 1 评论
3103 浏览 1 评论
请问是否有通过UART连接的两个微处理器之间实现双向值交换的方法?
1672 浏览 1 评论
3490 浏览 6 评论
5839 浏览 21 评论
833浏览 4评论
1207浏览 4评论
在Linux上安装Atollic TRUEStudio的步骤有哪些呢?
475浏览 3评论
使用DMA激活某些外设会以导致外设无法工作的方式生成代码是怎么回事
1187浏览 3评论
1239浏览 3评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-7 04:13 , Processed in 1.058827 second(s), Total 83, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191