完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我将在我的主板上输出一个高清sdi视频。
将只有hd sdi输出,而不是项目的输入。 我使用了Spartan gtp向导和三重sdi核心。 模拟时一切正常,但它在硬件上没有用。 gtp双瓦片pll没有正常工作。 虽然它继续模拟,但PLLLKDET0网并未走高。 在板上设计中,我将所有mgt电源引脚(但不是MGTAVCCRX引脚)连接到1.2伏。 由于我不需要输入hd sdi,我将MGTAVCCRX引脚接地。 这是一个不好的做法吗? 它会影响我的参考输入吗?我必须改变我的设计吗? 以上来自于谷歌翻译 以下为原文 I will output a hd sdi video on my board. There will be only hd sdi output, not an input on project. I used Spartan gtp wizard and triple sdi core. Everything is OK on simulation, but it didn't worked on hardware. The gtp dual tile pll didn't work fine. PLLLKDET0 net didn't go high, although it goes on simulation. On board design, I wired all the mgt power pins(but not MGTAVCCRX pin ) to 1.2 volt. As I don't need input hd sdi, I wired the MGTAVCCRX pin to ground. Is this a bad practice? Can it affect my ref clk input? Do I have to change my design? |
|
相关推荐
1个回答
|
|
所有MGT电源引脚必须通电至数据手册电压电平。
你需要在你的电路板上解决这个问题。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 All of the MGT supply pins must be powered to the data sheet voltage levels. You need to fix this on your board.------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2322 浏览 7 评论
2734 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2217 浏览 9 评论
3295 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2369 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
656浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
463浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
226浏览 1评论
669浏览 0评论
1864浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-1 21:24 , Processed in 1.131914 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号