完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
17 个讨论
|
|
|
我使用ADS5401采样的时候也发生了类似情况。前端采用交流耦合，变压器耦合与差分放大器+电容的方法都试过。我们用信号源输入信号的时候有时会采集到直流，我后端FPGA一包只能采几万个点的数据，大部分包都是正确的，只有个别情况会被整体叠加一个直流。 采样率400M，不进行内部抽取。ADS5401在配置时完全按照手册上给的顺序，先使能再复位最后打开打开自动校准环路。采样时钟输入，数据时钟输出、12位并行数据输出的LVDS接口全都是用交流耦合的方式连接（当时主要考虑到我FPGA的LVDS接口共模电压是1.1V，而AD5401的基本是1.25V）。不知到这么做是否合适？因为我看开发板是直流耦合的。 |
|
|
|
|
|
|
|
gramsoup 发表于 2019-5-16 20:36 有没有交叉一下输入，看看偏置是不是随着通道走？ |
|
|
|
|
|
|
|
喵abcd 发表于 2019-5-16 19:52 您好，我现在在使用ADS5407这款芯片，调试FPGA程序时发现无论外部是否输入电压，AD都有输出，一般AD芯片不应该有一个管脚使能芯片么？同时因为我的AD输入时钟是通过SY89430供的，测试该时钟芯片的test管脚输出正确，但是其时钟输出管脚无法测量输出时钟，通过将其进入AD芯片之后在FPGA中监测AD的时钟输出也是乱码的，请问这是怎么回事儿呢？ |
|
|
|
|
|
|
|
szchangjiang 发表于 2019-5-16 21:01 我那个5401后来将LVDS从交流耦合改到直流耦合就好了。感觉之前交流耦合的方式不大对。我们现在还有一块板子跟您这个说的一样，不论交流耦合还是直流耦合，都是乱码，但是后来发现它和正常的板子相比，输入时钟幅度要小好多，我们现在也还在调试。 |
|
|
|
|
|
|
|
szchangjiang 发表于 2019-5-16 21:01 这种高速ADC是没有输出始能的。一直输出数据 |
|
|
|
|
|
|
|
szchangjiang 发表于 2019-5-16 21:01 这个时钟芯片不是TI，不熟悉。建议你检查一下电源，输入时钟等管脚。如果有配置的话，看看配置是否正确 |
|
|
|
|
|
|
|
nvsydywer 发表于 2019-5-16 20:19 一般来说的直流偏置在某次上电之后就因该一直存在的，大小和电路及器件的离散性有关。部分adc有correction功能可以校正 |
|
|
|
|
|
|
|
szchangjiang 发表于 2019-5-16 21:01 你好请使用TI的LMK系列高性能时钟，你所用的时钟抖动性能太大 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
不用额外关心这个延迟。它的意思就是模拟信号进去和数字信号出来之间有38个时钟周期的延迟。这个是内部的结构照成的。你就一直采样就可以了。只需要找到N时刻得到的数据是在N-38个周期之前进入ADC的就可以了。 |
|
|
|
|
|
|
|
60user133 发表于 2019-5-16 22:31 |
|
|
|
|
|
|
|
60user133 发表于 2019-5-16 22:31 请问一下，ADS5407这款芯片AD输出的时钟频率是否稳定？ |
|
|
|
|
|
|
|
|
你是指DACLK和DBCLK吗？这个主要是给FPGA作为接ADC发出的数据的时钟用的。是稳定的 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
540 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
991 浏览 1 评论
589 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
465 浏览 1 评论
997 浏览 0 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2800
评论
淘帖
186
22
