[问答]

请问FPGA的输出管脚到差分芯片的输出之间是否需要添加一级驱动器？

2019-5-9 08:00:18 1344 FPGA adc

0 ti工程师您好：母板有1个，用作数据采集，子板有多个，用作模拟信号采集；每个子板有一路ADC做采集转换，ADC为串行输出（这里不选用并行），多个子板同时进行；子板上有FPGA可将串行数据转换为8bit并行数据，各子板逐一上传到母板；各子板和母板间用8bit并行总线连接，差分信号形式（LVTTL-->LVDS）传输，我选用了SN65LVDS389/388；当前子板传输数据时，其他差分芯片的EN端除能，手册上说输出为高阻。请问这样的结构是否可以实现，差分芯片选型是否科学？另外，FPGA的输出管脚到差分芯片的输出之间是否需要添加一级驱动器？谢谢！ 0
2019-5-9 08:00:18　　评论淘帖0 举报相关推荐 • STM32的输入输出管脚配置 33 • 芯片的od门与oc门输出管脚不需要上拉电阻吗？ 4726 • FPGA输出管脚电平没有变化 4134 • 芯片输出管脚接地会导致芯片烧毁么？ 11230 • 请问差分输出需要寄存器配置吗 1195 • MAX3735A激光驱动器输出配置差分驱动 36 • 在LTM4633中反馈管脚与输出管脚之间添加了一个电容，请问此电容的作用是什么？ 529 • 请问28377S的DAC输出管脚怎么配置？ 4210 • 请问24位ADC ADS1271驱动器的差分输出结果如何转换的？ 155 • 应用是否需要在输入和输出之间使用隔离栅 665 1 个讨论