时钟体系疑问

1224 韦东山时钟

问答对人有帮助，内容完整，我也想知道答案 0 老师讲时钟体系时， FCLK=400MHz，HCLK=100MHz，PLCK=50MHz，为啥说FCLK:HCLK:PLCK=1：4：8，不是应该是400 : 100 : 50 = 8 : 4 : 1吗？ 0
2019-5-6 02:28:05　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 康达LOODER 该类别下有 5 个回答。邀请回答 lizacc 该类别下有 5 个回答。邀请回答 hjhdf 该类别下有 4 个回答。邀请回答 heks 该类别下有 4 个回答。邀请回答何必太在意该类别下有 4 个回答。邀请回答 ly1509608456 该类别下有 4 个回答。邀请回答丰盛慈爱该类别下有 4 个回答。邀请回答 filipposun 该类别下有 4 个回答。邀请回答 tinlyxian 该类别下有 3 个回答。邀请回答脑洞大赛14 该类别下有 3 个回答。邀请回答 ly1127959174 该类别下有 3 个回答。邀请回答 uiuisky 该类别下有 3 个回答。邀请回答 szzjfyp 该类别下有 3 个回答。邀请回答 60user185 该类别下有 3 个回答。邀请回答 brdtv 该类别下有 3 个回答。邀请回答 telefeng12 该类别下有 3 个回答。邀请回答 msvdsufsdf 该类别下有 3 个回答。邀请回答 siuhdwqiuhd 该类别下有 3 个回答。邀请回答 sunllordong 该类别下有 3 个回答。邀请回答 60user173 该类别下有 3 个回答。邀请回答举报刘馨相关推荐 • 各行业对MCU的需求高，那么怎么挑选超低功耗MCU 1065 • 关于AD9640差分时钟、模拟输入与PCB布局的使用疑问求解 1138 • 裸机时钟设置中MPLLCON和CLKDIVN设置先后顺序不同导致结果 2347 • PSoC 5体系结构中是否存在时钟锁定？ 1771 • 请问AD9640是不是使用PLL类型的时钟发生器芯片带来的抖动误差会比较大？ 1207 • 什么是数据指标体系？如何设计指标体系？ 2330 • 什么是数据指标体系？如何设计指标体系 1771 • xapp1064时钟反馈路径延迟问题 1936 • ARM体系的CPU体系下有几种工作模式 2754 • 如何去实现STM32时钟源的设计呢 854 1个回答