Spartan 6是否支持SDR SDRAM？

DDR / LPDDR / DDR2 SDRAM / LPDDR2
快速链接
使用Vivado MIG
相关链接
DDR3
QDRII / QDRII + SRAM
RLDRAM II
新功能和新功能可实现更高的时钟和数据速率操作。
Virtex®-6 FPGA和Spartan®-6 FPGA的内置功能可实现DDR2 SDRAM接口，数据速率为800 Mbps。
应用笔记和参考设计
7系列FPGA
UG586  -  7系列FPGA存储器接口解决方案用户指南（PDF）7系列PGA存储器接口解决方案用户指南提供有关使用，自定义和模拟7系列FGPA的LogiCORE™IP存储器接口内核的信息。
Virtex-6 FPGA（DDR2）
UG406  -  Virtex-6 FPGA存储器接口解决方案用户指南（PDF）Virtex-6 FPGA存储器接口解决方案用户指南提供有关使用，自定义和模拟Virtex-6 FPGA的LogiCORE IP存储器接口内核的信息。
Spartan-6 FPGA（DDR2，DDR，LPDDR）
UG388  -  Spartan-6 FPGA存储器控制器用户指南（PDF）
UG416  -  Spartan-6 FPGA存储器接口解决方案用户指南（PDF）
Spartan-6 FPGA软核存储控制器解决方案（PDF）
Virtex-5 FPGA（DDR2，DDR）
XAPP858  - 采用Virtex-5 FPGA实现高性能DDR2 SDRAM接口数据采集（PDF）
XAPP851  - 使用Virtex-5器件的DDR SDRAM控制器（PDF）
扩展的Spartan-3A系列（DDR2，DDR）
XAPP458  - 在Spartan-3A FPGA中实现DDR2-400存储器接口（PDF）
XAPP454  -  Spartan-3 FPGA DDR2存储器接口（PDF）
Virtex-4 FPGA（DDR2，DDR）
XAPP721  - 使用ISERDES和OSERDES的高性能DDR2 SDRAM接口数据捕获（PDF）
XAPP723  - 使用Virtex-4器件的ISERDES和OSERDES接口的DDR2控制器（PDF）
XAPP701  - 使用直接时钟技术的存储器接口数据捕获（PDF）
XAPP702  - 使用Virtex-4器件的DDR-2控制器（PDF）
XAPP709  - 使用Virtex-4器件的DDR SDRAM控制器（PDF）
其他资源
在线演示：使用Vivado MIG
内存供应商
美光科技
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。



以下为原文

DDR/ LPDDR/ DDR2 SDRAM/ LPDDR2

Quick Links

• Using Vivado MIG
  

Related Links

• DDR3
  
• QDRII/QDRII + SRAM
  
• RLDRAM II
  

New features and functions enable higher clock and data rate operations. Built-in capabilities of Virtex®-6 FPGAs and Spartan®-6 FPGAs enable DDR2 SDRAM interfacing at data rates of 800 Mbps.
Application Notes and Reference Designs

7 Series FPGAs

UG586 - 7 Series FPGAs Memory Interface Solutions User Guide (PDF)
The 7 Series PGAs Memory Interface Solutions User Guide provides information about using, customizing, and simulating LogiCORE™ IP memory interface cores for the 7 Series FGPAs.Virtex-6 FPGAs (DDR2)

UG406 - Virtex-6 FPGA Memory Interface Solutions User Guide (PDF)
The Virtex-6 FPGA Memory Interface Solutions User Guide provides information about using, customizing, and simulating LogiCORE  IP memory interface cores for the Virtex-6 FPGA.Spartan-6 FPGAs (DDR2, DDR, LPDDR)

UG388 - Spartan-6 FPGA Memory Controller User Guide (PDF)
UG416 - Spartan-6 FPGA Memory Interface Solutions User Guide (PDF)
Spartan-6 FPGA Soft Memory Controller Solutions (PDF)
Virtex-5 FPGAs (DDR2, DDR)

XAPP858 - High-Performance DDR2 SDRAM Interface Data Capture with Virtex-5 FPGAs (PDF)
XAPP851 - DDR SDRAM Controller Using Virtex-5 Devices (PDF)
Extended Spartan-3A Family (DDR2, DDR)

XAPP458 - Implementing DDR2-400 Memory Interfaces in Spartan-3A FPGAs (PDF)
XAPP454 - Spartan-3 FPGA DDR2 Memory interface (PDF)
Virtex-4 FPGAs (DDR2, DDR)
XAPP721 - High-Performance DDR2 SDRAM Interface Data Capture Using ISERDES and OSERDES (PDF)
XAPP723 - DDR2 Controller  for ISERDES and OSERDES Interface Using Virtex-4 Devices (PDF)
XAPP701 - Memory Interfaces Data Capture Using Direct Clocking Technique (PDF)
XAPP702 - DDR-2 Controller Using Virtex-4 Devices (PDF)
XAPP709 - DDR SDRAM Controller Using Virtex-4 Devices (PDF)
Other Resources

Online Demo: Using Vivado MIG
Memory Vendors

 Micron Technology
Thanks and Regards
Balkrishan
--------------------------------------------------------------------------------------------
Please mark the post as an answer "Accept as solution" in case it helped resolve your query.
Give kudos in case a post in case it guided to the solution.