完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我试图减少上升时间和下降时间，包括在spartan 6中IO引脚的过冲。 我没有应用约束 tr = 2.5ns tf = 2.5ns 过冲= 11％ 我应用了6mA的驱动约束.....为此我得到了新的结果 tr = 3.5ns TF =为2.5ns 过冲= 2％ 我期待着下降时间也有所改善.....是驱动所有关于当前的驱动......当前下沉的控制是什么？.... 我应该应用回转约束而不是Drive constarint ......请建议..... 以上来自于谷歌翻译 以下为原文 Hi, I was trying to reduce the rise time and falltime including overshoot for an IO pin out in spartan 6. Without applying constraint I was getting tr = 2.5ns tf = 2.5ns Overshoot = 11% I applied a Drive constraint for 6mA.....for this i got new result tr = 3.5ns tf=2.5ns Overshoot = 2% I was expecting an improvement for fall time too..... is Drive all about current drive .... what contrls the current sink??.... Should I apply slew constraint instead of Drive constarint ......Please advice..... 
0
|
|
相关推荐
3个回答
|
|
|
您使用的I / O标准是什么？
如果使用LVTTL和LVCMOS输出，则可以相应地更改转换速率属性 SLEW属性的允许值为：•SLEW = SLOW（默认）•SLEW = FAST•SLEW = QUIETIOT在UCF文件中指定为约束时，SLEW属性使用以下语法：NET SLEW =“”; 以上来自于谷歌翻译 以下为原文 what is the I/O standard you are using? if you are using LVTTL and LVCMOS output then you can change the slew rate attribute accordingly The allowed values for the SLEW attribute are: • SLEW = SLOW (Default) • SLEW = FAST • SLEW = QUIETIO The SLEW attribute uses the following syntax when specified as a constraint in the UCF file: NET SLEW = " |
|
|
|
|
|
我试过SLEW = QUIETIO ..
上升时间2.8ns 下降时间为2.5ns，超调超过10％...... 我的目标是减少数字输出中的振铃.... 我试过输出终止... OUT_TERM = UNTUNED_75 在这里，我的上升时间为5.2ns，下降时间为3.5ns .... 为什么上升和下降时间是不对称的？.... 以上来自于谷歌翻译 以下为原文 I tried SLEW = QUIETIO.. Rise time 2.8ns Fall time 2.5ns and overshoot more than 10%... My aim is to reduce the ringing in the digital output.... I tried output termination ... OUT_TERM = UNTUNED_75 here I was getting risetime 5.2ns and falltime as 3.5ns.... Why the rise and fall time is asymmetric??.... |
|
|
|
|
|
R，
流程变化使事情变得不同。 驱动电流是保证的最小值。 它可能远远超过上拉和下拉（并且它们永远不会完全相等，一个可能比另一个强40％）。 使用IBIS建模工具（如Mentor的Hyperlinx或其他CAD SI工具）执行信号完整性分析。 甚至可以使用spice（一些spice版本支持IBIS模型）。 http://www.xilinx.com/products/technology/signal-integrity.html Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 r, Process variations make things different. The drive current is the guaranteed minimum. It is likely much more than that for pull up, and pull down (and they are never exactly equal, and one could be 40% stronger than the other). Perform a signal integrity analysis with an IBIS modeling tool, like Mentor's Hyperlinx, or another CAD SI tool. One may even use spice (some spice versions support IBIS models). http://www.xilinx.com/products/technology/signal-integrity.html Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1271浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1297
评论
淘帖
2106
